DOI 10.17586/0021-3454-2018-61-3-227-239
УДК 681.518.5:004.052.32
СПОСОБ ОРГАНИЗАЦИИ СИСТЕМ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ СХЕМ НА ОСНОВЕ МОДУЛЬНО-ВЗВЕШЕННЫХ КОДОВ БЕРГЕРА
ПГУПС; профессор, кафедра автоматики и телемеханики на железных дорогах
Сапожников В. В.
ПГУПС; профессор, кафедра автоматики и телемеханики на железных дорогах
Ефанов Д. В.
ПГУПС; кафедра автоматики и телемеханики на железных дорогах
Читать статью полностью
Аннотация. Предложен способ организации систем функционального контроля комбинационных логических схем, обеспечивающих 100%-ное обнаружение одиночных константных неисправностей на выходах элементов внутренней структуры. Способ основан на разбиении выходов комбинационной схемы на подмножества, в которых возможно одновременное искажение значений не более двух выходов, и использовании для контроля модульно-взвешенных кодов Бергера с длинами информационных векторов m = 2b , b∈{2; 3; ...}. Отмечается, что особенно эффективным для контроля многовыходных комбинационных схем оказывается модульно взвешенный код с m=4: его генератор имеет простую структуру, для которой легко обеспечивается свойство самопроверяемости.
Ключевые слова: система функционального контроля, комбинационная схема, модульно-взвешенный код Бергера, 100%-ное обнаружение неисправностей, 2-независимость выходов
Список литературы:
Список литературы:
1. Каравай М. Ф., Согомонян Е. С. Анализ надежностных характеристик самопроверяемых избыточных структур // Автоматика и телемеханика. 1979. № 8. С. 105—119.
2. Пархоменко П. П., Согомонян Е. С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М.: Энергоатомиздат, 1981. 320 с.
3. Литиков И. П., Согомонян Е. С. Тестово-функциональное диагностирование цифровых устройств и систем // Автоматика и телемеханика. 1985. № 3. С. 111—121.
4. Гёссель М., Согомонян Е. С. Построение кодоразделительных самопаритетных комбинационных схем для самотестирования и функционального диагностирования // Автоматика и телемеханика. 1996. № 11. С. 155—165.
5. Аксёнова Г. П. Контролепригодная архитектура для самотестирования в программируемых логических матричных структурах // Автоматика и телемеханика. 2010. № 12. С. 154—165.
6. Аксёнова Г. П. Локализация неисправного многовыходного блока в дискретном устройстве // Автоматика и телемеханика. 2015. № 2. С. 141—149.
7. Пархоменко П. П. Организация самодиагностирования дискретных многокомпонентных систем со структурой типа двудольных квазиполных графов (ДКПГ) // Автоматика и телемеханика. 2009. № 5. С. 180—189.
8. Скобцов Ю. А., Скобцов В. Ю. Логическое моделирование и тестирование цифровых устройств. Донецк: ИПММ НАН Украины, ДонНТУ, 2005. 436 с.
9. Хаханов В. И., Литвинова Е. И., Гузь О. А. Проектирование и тестирование цифровых систем на кристаллах. Харьков: ХНУРЭ, 2009. 484 с.
10. Nicolaidis M., Zorian Y. On-Line testing for VLSI – А compendium of approaches // J. of Electronic Testing: Theory and Applications. 1998. Vol. 12, iss. 1—2. P. 7—20.
11. Mitra S., McCluskey E. J. Which concurrent error detection scheme to сhoose? // Proc. of the Intern. Test Conf., Atlantic City, NJ, USA, 03—05 Oct. 2000. P. 985—994. DOI: 10.1109/TEST.2000.894311.
12. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук, Ю. В. Дрозд, М. А. Дрозд, Ю. Ю. Сулима; Под ред. А. В. Дрозда и В. С. Харченко. Харьков: Нац. аэрокосм. ун-т им. Н. Е. Жуковского, 2012. 614 с.
13. Kharchenko V., Kondratenko Yu., Kacprzyk J. Green IT engineering: concepts, models, complex systems architectures // “Studies in Systems, Decision and Control”: Springer Book Series. 2017. Vol. 74. 305 p. DOI: 10.1007/978-3-319-44162-7.
14. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 207 с.
15. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
16. Goessel M., Graf S. Error Detection Circuits. London: McGraw-Hill, 1994. 261 p.
17. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.
18. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Ed. 1. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.
19. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Никитин Д. А. Модульно-взвешенный код с суммированием для систем технического диагностирования // Информатика и системы управления. 2015. № 3. С. 53—62.
20. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Модульно-взвешенные коды с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах // Электронное моделирование. 2017. Т. 39, № 4. С. 69—88.
21. Гёссель М., Согомонян Е. С. Построение самотестируемых и самопроверяемых комбинационных устройств со слабонезависимыми выходами // Автоматика и телемеханика. 1992. № 8. С. 150—160.
22. Busaba F. Y., Lala P. K. Self-checking combinational circuit design for single and unidirectional multibit errors // J. of Electronic Testing: Theory and Applications. 1994. Iss. 1. P. 19—28. DOI: 10.1007/BF00971960.
23. Гессель М., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Построение комбинационных самопроверяемых устройств с монотонно независимыми выходами // Автоматика и телемеханика. 1994. № 4. С. 148—160.
24. Гессель М., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Исследование комбинационных самопроверяемых устройств с независимыми и монотонно независимыми выходами // Автоматика и телемеханика. 1997. № 2. С. 180—193.
25. Matrosova A. Yu., Ostanin S. A. Self-checking synchronous sequential circuit design for unidirectional error // Proc. of the IEEE European Test Workshop (ITW’98), Sitges, Barcelona, Spain, 27—29 May 1998.
26. Morosow A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-checking combinational circuits with unidirectionally independent outputs // VLSI Design. 1998. Vol. 5, iss. 4. P. 333—345.
27. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Условия обнаружения неисправности логического элемента в комбинационном устройстве при функциональном контроле на основе кода Бергера // Автоматика и телемеханика. 2017. № 5. С. 152—165.
28. Collection of Digital Design Benchmarks [Электронный ресурс]: http://ddd.fit.cvut.cz/prj/Benchmarks/.
29. SIS: A System for Sequential Circuit Synthesis / E. M. Sentovich, K. J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P. R. Stephan, R. K. Brayton, A. Sangiovanni-Vincentelli // Rep., 4 May, 1992; Univ. of California, Berkeley. 45 p.
30. Fujiwara E., Muto N., Matsuoka K. A self-testing group-parity prediction checker and its use for built-in-testing // IEEE Transact. on Computers. 1984. Vol. 33, N 8. P. 583—588.
31. Ghosh S., Basu S., Touba N. A. Synthesis of low power CED circuits based on parity codes // Proc. of the 23rd IEEE VLSI Test Symp. (VTS'05), 2005. P. 315—320.
32. Аксёнова Г. П. О функциональном диагностировании дискретных устройств в условиях работы с неточными данными // Проблемы управления. 2008. № 5. С. 62—66.
33. Bose B., Lin D.J. Systematic unidirectional error-detection codes // IEEE Transact. on Computers. 1985. Vol. C-34. P. 1026—1032.
34. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
35. Ефанов Д. В. Способ синтеза генераторов взвешенных кодов с суммированием // Изв. вузов. Физика. 2016. Т. 59, № 8/2. С. 33—36.
36. Ефанов Д. В. К вопросу синтеза генераторов модифицированных кодов с суммированием взвешенных информационных разрядов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел // Вестн. Томск. гос. ун-та. Управление, вычислительная техника и информатика. 2016. № 4. С. 13—26. DOI: 10.17223/19988605/37/2.
37. Carter W., Schneider P. Design of dynamically checked computers // Proc. of IFIP Congress 68, Edinburgh, Scotland, 1968. P. 878—883.
38. Huches J. L. A., McCluskey E. J., Lu D. J. Design of totally self-checking comparators with an arbitrary number of inputs // IEEE Transact. on Computers. 1984. Vol. C-33, N 6. P. 546—550.
