priborИзвестия высших учебных заведений. ПриборостроениеJournal of Instrument Engineering0021-34542500-0381Национальный исследовательский университет ИТМО10.17586/0021-3454-2022-65-7-461-477pribor-252Research ArticleИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ И СИСТЕМЫ, ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКАINFORMATION TECHNOLOGIES AND SYSTEMS, COMPUTER TECHNIQUEСинтез самопроверяемых комбинационных устройств с контролем вычислений по двум диагностическим параметрамSynthesis of Self-Testable Combinational Devices with Control of Calculations by Two Diagnostic ParametersЕфановД. В.EfanovD. V.

Дмитрий Викторович Ефанов – д-р техн. наук, доцент; кафедра автоматики, телемеханики и связи на железнодорожном транспорте; профессор

Москва;

Санкт-Петербург

Dmitry V. Efanov – Dr. Sci., Associate Professor; Professor

Moscow;

St. Petersburg

TrES-4b@yandex.ruПивоваровД. В.PivovarovD. V.

Дмитрий Вячеславович Пивоваров – канд. техн. наук; кафедра автоматики и телемеханики на железных дорогах; ст. преподаватель

Санкт-Петербург

Dmitrу V. Pivovarov – PhD; Department of Automation and Remote Control on Railways; Senior Lecturer

St. Petersburg

pivovarov.d.v.spb@gmail.comРоссийский университет транспорта; Санкт-Петербургский политехнический университет Петра ВеликогоRussian University of Transport; Peter the Great St. Petersburg Polytechnic UniversityПетербургский государственный университет путей сообщения Императора Александра IEmperor Alexander I St. Petersburg State Transport University202201122024657461477Copyright © Национальный исследовательский университет ИТМО, 20242024Национальный исследовательский университет ИТМОНациональный исследовательский университет ИТМОhttps://pribor.ifmo.ru/jour/about/submissions#copyrightNoticehttps://pribor.ifmo.ru/jour/article/view/252

Предложена структура организации схем встроенного контроля для логических устройств автоматики и вычислительной техники, основанная на использовании двух диагностических параметров (гибридная структура). В качестве первого диагностического параметра рассматривается принадлежность контролируемых в схеме встроенного контроля функций заранее выбранному избыточному коду, а в качестве второго диагностического параметра – принадлежность каждой функции к классу самодвойственных функций. Приведено подробное описание гибридной структуры организации схемы встроенного контроля. Рассмотрены частные случаи ее реализации – применение для контроля равновесных кодов «2 из 4» и стандартных модулей сжатия парафазных сигналов. Продемонстрированы возможности использования специализированных схем предварительного сжатия сигналов с выходов объекта диагностирования, необходимых для сокращения вносимой структурной избыточности при синтезе схемы встроенного контроля. Приведен пример реализации схемы встроенного контроля по гибридной структуре. Рассмотрен алгоритм пошагового определения функций блока контрольной логики с учетом особенностей реализации полностью самопроверяемого цифрового устройства.

The structure of the organization of integrated control circuits for logic devices of automation and computer technology based on the use of two diagnostic parameters (hybrid structure) is proposed. As the first diagnostic parameter, belonging of the controlled functions in the circuit to a pre-selected redundant code is taken, and as the second diagnostic parameter, the affiliation of each function to a class of self-dual functions is considered. A detailed description of the hybrid structure of the organization of the integrated control circuit is given. Special cases of its implementation are considered – the use of «2 out of 4» constant-weight code codes and standard compression modules for two-rail signals. The possibilities of using specialized circuits for pre-compression of signals from the outputs of the diagnostic object necessary to reduce structural redundancy during the synthesis of the integrated control circuit are demonstrated. An example of the implementation of the integrated control circuit scheme for a hybrid structure is given. The algorithm of step-by-step determination of the functions of the control logic block is considered, taking into account the features of the implementation of a fully self-checking digital device.

самопроверяемое устройствосхема встроенного контроляконтроль вычисленийконтроль принадлежности заданному избыточному кодуравновесный код «2 из 4»контроль самодвойственностиконтроль по двум диагностическим параметрамself-checking devicebuilt-in self-checking monitoring circuitcomputing checkbelonging to a given redundant code control«2 out of 4» constant-weight codeself-dual Boolean controlcontrol by two diagnostic parametersReferencesUbar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference, Hershey — N. Y.: IGI Global, 2011. 578 p.Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source), Information Science Reference, Hershey, NY, IGI Global, 2011, 578 p.Дрозд А. В., Харченко В. С., Антощук С. Г., Дрозд Ю. В., Дрозд М. А., Сулима Ю. Ю. Рабочее диагностирование безопасных информационно-управляющих систем / Под ред. А. В. Дрозда и В. С. Харченко. Харьков: Нац. аэрокосм. ун-т им. Н. Е. Жуковского „ХАИ“, 2012. 614 с.Drozd A.V., Kharchenko V.S., Antoshchuk S.G., Drozd Yu.V., Drozd M.A., Sulima Yu.Yu. Rabocheye diagnostirovaniye bezopasnykh informatsionno-upravlyayushchikh sistem (Working Diagnostics of Safe Information and Control Systems), Khar’kov, 2012, 614 р. (in Russ.)Drozd O., Antoniuk V., Nikul V., Drozd M. Hidden faults in FPGA-built digital components of safety-related systems // Proc. of the 14th Intern. Conf. on Advanced Trends in Radioelecrtronics, Telecommunications and Computer Engineering (TCSET), Lviv-Slavsko, Ukraine, 20—24 Febr. 2018. P. 805—809. DOI: 10.1109/TCSET.2018.8336320.Drozd O., Antoniuk V., Nikul V., Drozd M. Proceedings of the 14th International Conference on Advanced Trends in Radioelecrtronics, Telecommunications and Computer Engineering (TCSET), Lviv-Slavsko, Ukraine, February 20–24, 2018, pp. 805–809, DOI: 10.1109/TCSET.2018.8336320.Drozd O., Perebeinos I., Martynyuk O., Zashcholkin K., Ivanova O., Drozd M. Hidden Fault Analysis of FPGA Projects for Critical Applications // Proc. of the IEEE Intern. Conf. on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET), Lviv-Slavsko, Ukraine, 25—29 Febr. 2020. Paper 142. DOI: 10.1109/TCSET49122.2020.235591.Drozd O., Perebeinos I., Martynyuk O., Zashcholkin K., Ivanova O., Drozd M. Proceedings of the IEEE International Conference on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET), February 25–29, 2020, Lviv-Slavsko, Ukraine, paper 142, DOI: 10.1109/TCSET49122.2020.235591.Пархоменко П. П., Согомонян Е. С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М.: Энергоатомиздат, 1981. 320 с.Parkhomenko P.P., Sogomonyan E.S. Osnovy tekhnicheskoy diagnostiki. Optimizatsiya algoritmov diagnostirovaniya, apparaturnye sredstva (Basics of Technical Diagnostics. Optimization of Algorithms of Diagnosing, Hardware Means), Moscow, 1981, 320 р. (in Russ.)Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.Sogomonyan E.S., Slabakov E.V. Samoproveryaemye ustroystva i otkazoustoychivye sistemy (The Self-Checked Devices and Failure-Safe Systems), Moscow, 1989, 208 р. (in Russ.)Mitra S., McCluskey E. J. Which Concurrent Error Detection Scheme to Сhoose? // Proc. of Intern. Test Conf. Atlantic City, NJ, 03—05 Oct. 2000. P. 985—994. DOI: 10.1109/TEST.2000.894311.Mitra S., McCluskey E.J. Proceedings of International Test Conference, 2000, USA, Atlantic City, NJ, October 03–05 2000, pp. 985–994, DOI: 10.1109/TEST.2000.894311.Багхдади А. А. А., Хаханов В. И., Литвинова Е. И. Методы анализа и диагностирования цифровых устройств (аналитический обзор) // Автоматизированные системы управления и приборы автоматики. 2014. № 166. С. 59—74.Baghdadi A.A.A., Khakhanov V.I., Litvinova E.I. Automated control systems and automation devices, 2014, no. 166, pp. 59–74. (in Russ.)Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes, Wrocław, Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995, 111 p.Gangopadhyay D., Reyhani-Masoleh A. Multiple-Bit Parity-Based Concurrent Fault Detection Architecture for Parallel CRC Computation // IEEE Trans. on Computers. 2016. Vol. 65, iss. 7. P. 2143—2157. DOI: 10.1109/TC.2015.2479617.Gangopadhyay D., Reyhani-Masoleh A. IEEE Transactions on Computers, 2016, no. 7(65), pp. 2143–2157, DOI: 10.1109/TC.2015.2479617.Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody s summirovaniyem dlya sistem tekhnicheskogo diagnostirovaniya. T. 1. Klassicheskiye kody Bergera i ikh modifikatsii (Summed Codes for Technical Diagnostic Systems. Vol. 1. Classical Berger Codes and Their Modifications), Moscow, 2020, 383 р. (in Russ.)Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2. Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody s summirovaniyem dlya sistem tekhnicheskogo diagnostirovaniya. T. 2. Vzveshennyye kody s summirovaniyem (Summed Codes for Technical Diagnostic Systems. Vol. 2. Weighted Codes with Summation), Moscow, 2021, 455 р. (in Russ.)Bayat-Sarmadi S., Hasan M. A. On Concurrent Detection of Errors in Polynomial Basis Multiplication // IEEE Trans. on Very Large Scale Integration (VLSI) Systems. 2007. Vol. 15. P. 413—426. DOI: 10.1109/TVLSI.2007.893659.Bayat-Sarmadi S., Hasan M.A. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2007, vol. 15, pp. 413–426, DOI: 10.1109/TVLSI.2007.893659.Qiu W., Zhang X., Li H., Wang Z., Zhang Y., Zheng Z. Concurrent All-Cell Error Detection in Semi-Systolic Multiplier Using Linear Codes // Applied Mathematics and Information Sciences. 2013. Vol. 7, N 3. P. 947—954.Qiu W., Zhang X., Li H., Wang Z., Zhang Y., Zheng Z. Applied Mathematics & Information Sciences, 2013, no. 3(7), pp. 947–954.Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proc. of the 15th IEEE East-West Design and Test Symp. (EWDTS’2017), Novi Sad, Serbia, Sept. 29 — Oct. 2, 2017. P. 25—28. DOI: 10.1109/EWDTS.2017.8110065.Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS’2017), Novi Sad, Serbia, September 29–October 2, 2017, pp. 25–28, DOI: 10.1109/EWDTS.2017.8110065.Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody Khemminga v sistemakh funktsional'nogo kontrolya logicheskikh ustroystv (Hamming Codes in Logic Devices Functional Control Systems), St. Petersburg, 2018, 151 р. (in Russ.)Гессель М., Дмитриев А. В., Сапожников В. В, Сапожников Вл. В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162—174.Gessel M., Dmitriev A.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Automation and Remote Control, 1999, no. 11(60), pp. 1653–1663.Гессель М., Дмитриев А. В., Сапожников В. В, Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. № 7. С. 140—149.Gessel' M., Dmitriev A.V., Sapozhnikov V.V., Sapozhnikov Vl.A. Automation and Remote Control, 2000, no. 7(61), pp. 1192–1200.Efanov D., Sapozhnikov V., Sapozhnikov Vl., Osadchy G., Pivovarov D. Self-Dual Complement Method up to Constant-Weight Codes for Arrangement of Combinational Logical Circuits Concurrent Error-Detection Systems // Proc. of the 17th IEEE East-West Design & Test Symposium (EWDTS’2019), Batumi, Georgia, 13—16 Sept., 2019. P. 136—143. DOI: 10.1109/EWDTS.2019.8884398.Efanov D., Sapozhnikov V., Sapozhnikov Vl., Osadchy G., Pivovarov D. Proceedings of 17th IEEE East-West Design & Test Symposium (EWDTS’2019), Batumi, Georgia, September 13–16, 2019, pp. 136–143, DOI: 10.1109/EWDTS.2019.8884398.Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Пивоваров Д. В. Метод функционального контроля комбинационных логических устройств на основе самодвойственного дополнения до равновесных кодов // Электронное моделирование. 2020. Т. 42, № 3. С. 27—52. DOI: 10.15407/emodel.42.03.027.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V., Pivovarov D.V. Electronic modeling, 2020, no. 3(42), pp. 27–52, DOI: 10.15407/emodel.42.03.027.Sogomonyan E. S., Gössel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // J. of Electronic Testing: Theory and Applications. 1993. Vol. 4, iss. 4. P. 267—281. DOI: 10.1007/BF00971975.Sogomonyan E.S., Gössel M. Journal of Electronic Testing: Theory and Applications, 1993, no. 4(4), pp. 267–281, DOI: 10.1007/BF00971975.Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // J. of Electronic Testing: Theory and Applications. 1994. Iss. 1. P. 19—28. DOI: 10.1007/BF00971960.Busaba F.Y., Lala P.K. Journal of Electronic Testing: Theory and Applications, 1994, no. 1, pp. 19–28, DOI: 10.1007/BF00971960.Matrosova A. Yu., Ostanin S. A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error // Proc. of the IEEE European Test Workshop (ETW’98), Sitges, Barcelona, Spain, 27—29 May 1998.Matrosova A.Yu., Ostanin S.A. Proceedings of the IEEE European Test Workshop (ETW’98), May 27–29, 1998, Sitges, Barcelona, Spain.Morosow A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. 1998. Vol. 5, iss. 4. P. 333—345. DOI: 10.1155/1998/20389.Morosow A., Saposhnikov V.V., Saposhnikov Vl.V., Goessel M. VLSI Design, 1998, no. 4(5), pp. 333–345, DOI: 10.1155/1998/20389.Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Organization of a Fully Self-Checking Structure of a Combinational Device Based on Searching for Groups of Symmetrically Independent Outputs // Automatic Control and Computer Sciences. 2020. Vol. 54, iss. 4. P. 279—290. DOI: 10.3103/S0146411620040045.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Automatic Control and Computer Sciences, 2020, no. 4(54), pp. 279–290, DOI: 10.3103/S0146411620040045.Микони С. В. Общие диагностические базы знаний вычислительных систем. СПб: СПИИРАН, 1992. 234 с.Mikoni S.V. Obshchiye diagnosticheskiye bazy znaniy vychislitel'nykh sistem (General Diagnostic Knowledge Bases of Computing Systems), St. Petersburg, 1992, 234 р. (in Russ.)Efanov D. V., Pivovarov D. V. The Hybrid Structure of a Self-Dual Built-In Control Circuit for Combinational Devices with Pre-Compression of Signals and Checking of Calculations by Two Diagnostic Parameters // Proc. of the 19th IEEE East-West Design & Test Symp. (EWDTS’2021), Batumi, Georgia, 10—13 Sept., 2021. Р. 200—206. DOI: 10.1109/EWDTS52692.2021.9581019.Efanov D.V., Pivovarov D.V. Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS’2021), Batumi, Georgia, September 10–13, 2021. Р. 200—206. DOI: 10.1109/EWDTS52692.2021.9581019.Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Organization of Testing of Combinational Devices Based on Boolean Complement to Constant-Weight “1-out-of-4” Code with Signal Compression // Automatic Control and Computer Sciences. 2021. Vol. 55, iss. 2. P. 113—124. DOI: 10.3103/S014641162102005X.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Automatic Control and Computer Sciences, 2021, no. 2(55), pp. 113–124, DOI: 10.3103/S014641162102005X.Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Организация схем встроенного контроля на основе метода логического дополнения с предварительным преобразованием рабочих функций в контрольные векторы кодов Бергера // Информационные технологии. 2021. Т. 27, № 6. С. 306—313. DOI: 10.17587/it.27.306-313.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Information Technologies, 2021, no. 6, pp. 306–313, DOI: 10.17587/it.27.306-313.Nikolos D. Self-Testing Embedded Two-Rail Checkers // Ch. 7 in OnLine Testing for VLSI. 1998. P. 69—79. DOI: 10.1007/978-1-4757-60-69-9_7.Nikolos D. Chapter 7 in On-Line Testing for VLSI, 1998, pp. 69–79, DOI 10.1007/978-1-4757-60-69-9_7.Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб: Энергоатомиздат, 2001. 331 с.Sapozhnikov V.V., Sapozhnikov Vl.V. Gessel M. Samodvoystvennyye diskretnyye ustroystva (Self-Dual Discrete Devices), St. Petersburg, 2001, 331 р. (in Russ.)Сапожников В. В., Сапожников Вл. В., Валиев Р. Ш. Синтез самодвойственных дискретных систем. СПб: Элмор, 2006. 220 с.Sapozhnikov V.V., Sapozhnikov Vl.V.., Valiev R.Sh. Sintez samodvoystvennykh diskretnykh sistem (Synthesis of Self-Dual Discrete Systems), St. Petersburg, 2006, 220 р. (in Russ.)Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1, Dordrecht, Springer Science+Business Media B.V., 2008, 184 p.Carter W. C., Duke K. A., Schneider P. R. Self-Checking Error Checker for Two-Rail Coded Data / United States Patent N 747533, 1971. Jan. 26.Patent US747533, Self-Checking Error Checker for Two-Rail Coded Data, W.C. Carter, K.A. Duke, P.R. Schneider, Priority July 25, 1968, Published Jan. 26, 1971.Сапожников В. В., Сапожников В. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.Sapozhnikov V.V., Sapozhnikov Vl.V. Samoproveryaemye diskretnye ustroystva (The Self-Checked Discrete Devices), St. Petersburg, 1992, 224 p. (in Russ.)Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Осадчий Г. В. Синтез схем встроенного контроля на основе метода логического дополнения с предварительным сжатием сигналов рабочих функций // Вестник Томск. гос. ун-та. Управление, вычислительная техника и информатика. 2021. № 1. С. 97—115. DOI: 10.17223/19988605/54/12.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V., Osadchy G.V. Vestnik Tomskogo gosudarstvennogo universiteta Upravlenie vychislitel'naya tekhnika i informatika (Tomsk State University Journal of Control and Computer Science), 2021, no. 1, pp. 97–115, DOI: 10.17223/19988605/54/12. (in Russ.)Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V., Pivovarov D. V. Synthesis of Built-in Self-Test Control Circuits Based on the Method of Boolean Complement to Constant-Weight 1-out-of-n Codes // Automatic Control and Computer Sciences. 2019. Vol. 53, iss. 6. P. 481—491. DOI: 10.3103/S014641161906004X.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V., Pivovarov D.V. Automatic Control and Computer Sciences, 2019, no. 6(53), pp. 481–491, DOI: 10.3103/S014641161906004X.Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions // Proc. of the 9th IEEE East-West Design & Test Symp. (EWDTS’2011), Sevastopol, Ukraine, 2011. P. 411—416. DOI: 10.1109/EWDTS.2011.6116606.Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Proceedings of 9th IEEE East-West Design & Test Symposium (EWDTS’2011), Sevastopol, Ukraine, 2011, pp. 411–416, DOI: 10.1109/EWDTS.2011.6116606.Сапожников Вл. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов. М.: Наука, 2021. 229 с.Sapozhnikov Vl.V. Sintez sistem upravleniya dvizheniyem poyezdov na zheleznodorozhnykh stantsiyakh s isklyucheniyem opasnykh otkazov (Synthesis of Control Systems for the Movement of Trains at Railway Stations with the Exclusion of Dangerous Failures), Moscow, 2021, 229 р. (in Russ.)

The authors declare that there are no conflicts of interest present.