priborИзвестия высших учебных заведений. ПриборостроениеJournal of Instrument Engineering0021-34542500-0381Национальный исследовательский университет ИТМО10.17586/0021-3454-2025-68-4-279-295pribor-359Research ArticleСИСТЕМНЫЙ АНАЛИЗ, УПРАВЛЕНИЕ И ОБРАБОТКА ИНФОРМАЦИИSYSTEM ANALYSIS, MANAGEMENT AND INFORMATION PROCESSINGИсследование свойств двухмодульных взвешенных кодов с суммированием в схемах встроенного контроля на основе логической коррекции сигналовStudy of Properties of Weight-based Two-module Sum Codes in Concurrent Error-Detection Circuits Based on Boolean Signal CorrectionЕфановД. В.EfanovD. V.

Дмитрий Викторович Ефанов — д-р техн. наук, профессор кафедра „Автоматика, телемеханика и связь на железнодорожном транспорте“; профессор; Высшая школа транспорта Института машиностроения, материалов и транспорта; профессор

Москва; Санкт-Петербург

Dmitry V. Efanov — Dr. Sci., Professor; Department of Automation, Remote Control, and Communications on Railway Transport; Professor; Institute of Machinery, Materials, and Transport, Higher School of Transport; Professor

Moscow; St. Petersburg

TrES-4b@yandex.ruЗуеваМ. В.ZuevaM. V.

Марина Владимировна Зуева — программист-аналитик

Санкт-Петербург

Marina V. Zueva — Programmer-Analyst

St. Petersburg

marina-seo-media@yandex.ruЕлинаЕ. И.YelinaY. I.

Есения Игоревна Елина — аспирант; Высшая школа транспорта Института машиностроения, материалов и транспорта

Санкт-Петербург

Yeseniya I. Yelina — Post-Graduate Student; Institute of Machinery, Materials, and Transport, Higher School of Transport

St. Petersburg

eseniya-elina@mail.ruТимошенковМ. В.TimoshenkovM. V.

Максим Викторович Тимошенков — магистрант; Высшая школа транспорта Института машиностроения, материалов и транспорта 

Санкт-Петербург

Maxim V. Timoshenkov — Master’s Student; Institute of Machinery, Materials, and Transport, Higher School of Transport

St. Petersburg

timych180@gmail.comРоссийский университет транспорта; Санкт-Петербургский политехнический университет Петра ВеликогоRussian University of Transport; Peter the Great St. Petersburg Polytechnic UniversityБанк „Санкт-Петербург“Bank Saint PetersburgСанкт-Петербургский политехнический университет Петра ВеликогоPeter the Great St. Petersburg Polytechnic University202507052025684279295Copyright © Национальный исследовательский университет ИТМО, 20252025Национальный исследовательский университет ИТМОНациональный исследовательский университет ИТМОhttps://pribor.ifmo.ru/jour/about/submissions#copyrightNoticehttps://pribor.ifmo.ru/jour/article/view/359

Рассматриваются особенности применения двухмодульных кодов с суммированием при синтезе самопроверяемых цифровых устройств. Показано, что применение двухмодульных кодов с суммированием существенно расширяет число способов синтеза схем встроенного контроля как по традиционному варианту построения с дополнением информационных векторов контрольными, так и по альтернативному, основанному на принципе логической коррекции сигналов. Установлены ранее неизвестные характеристики обнаружения ошибок двухмодульными кодами с суммированием в кольце вычетов по модулю M = 4 при „половинном разбиении“ информационных символов на два подмножества. Показано, что число потенциальных необнаруживаемых ошибок в кодовых словах двухмодульных кодов с суммированием в десятки раз больше числа необнаруживаемых ошибок, возникающих исключительно в информационных символах кодовых слов. Эту особенность целесообразно использовать при синтезе схем встроенного контроля на основе логической коррекции сигналов путем выделения группы выходов, сигналы с которых корректируются в схеме встроенного контроля. Приводится правило выделения функционально независимых групп выходов объекта диагностирования. Сформирован обобщенный алгоритм синтеза схем встроен ного контроля на основе логической коррекции сигналов с применением двухмодульных взвешенных кодов с суммированием. В эксперименте показано, что с помощью двухмодульных взвешенных кодов с суммированием можно получать более простые самопроверяемые устройства, чем при использовании классических подходов. Полученные в ходе исследования результаты могут эффективно использоваться при разработке самопроверяемых цифровых устройств и вычислительных систем.

The features of the application of two-module sum codes in the synthesis of self-checking digital devices are considered. It is shown that the use of two-module sum codes significantly expands the number of ways to synthesize concurrent error-detection circuit both according to the traditional structure with the addition of data vectors with test ones, and according to an alternative one based on the principle of Boolean signals correction. Previously unknown characteristics of error detection by two-module sum codes in the residue ring modulo M = 4 with a “half division” of data symbols into two subsets have been established. It is shown that the number of potential undetectable errors in the codewords of two-module sum codes is ten times greater than the number of undetectable errors that occur exclusively in the data symbols of codewords. It is advisable to use this feature in the synthesis of concurrent error-detection circuit based on the Boolean signals correction by selecting a group of outputs, the signals from which are corrected in the concurrent error-detection circuit. The rule of allocation of functionally independent groups of outputs of the diagnostic object is applied. A generalized algorithm for the synthesis of concurrent error-detection circuit based on the Boolean signal’s correction using two-module weight-based sum codes has been formed. The experiment shows that using two-module weight-based sum codes, it is possible to obtain less redundant self-checking devices than using classical approaches. The results obtained in the course of the study can be effectively used in the development of self-checking digital devices and computing systems.

самопроверяемые устройствасхема встроенного контроляконтроль вычисленийобнаружение ошибок на выходах устройствнеобнаруживаемая ошибкадвухмодульный взвешенный код с суммированиемхарактеристики обнаружения ошибокself-checking devicesconcurrent error-detection circuitcalculation controlerror detection at device outputsundetectable errortwo-module weight-based sum codeerror detection characteristicsReferencesPiestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes, Wrocław, Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995, 111 p.Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications, John Wiley & Sons, 2006, 720 p.Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1, Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.Sogomonyan E.S., Slabakov E.V. Samoproveryaemye ustroystva i otkazoustoychivye sistemy (The Self-Checked Devices and Failure-Safe Systems), Moscow, 1989, 208 р. (in Russ.)Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1: Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody s summirovaniyem dlya sistem tekhnicheskogo diagnostirovaniya. T. 1. Klassicheskiye kody Bergera i ikh modifikatsii (Summed Codes for Technical Diagnostic Systems. Vol. 1. Classical Berger Codes and Their Modifications), Moscow, 2020, 383 р. (in Russ.)Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody s summirovaniyem dlya sistem tekhnicheskogo diagnostirovaniya. T. 2. Vzveshennyye kody s summirovaniyem (Summed Codes for Technical Diagnostic Systems. Vol. 2. Weighted Codes with Summation), Moscow, 2021, 455 р. (in Russ.)Efanov D., Sapozhnikov V., Sapozhnikov Vl. Generic Two-Modulus Sum Codes for Technical Diagnostics of Discrete Systems Problems // Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTS’2016). Yerevan, Armenia, 14–17 October, 2016. P. 256–260. DOI: 10.1109/EWDTS.2016.7807713.Efanov D., Sapozhnikov V., Sapozhnikov Vl. Proceedings of 14th IEEE East-West Design & Test Symposium (EWDTS’2016), Yerevan, Armenia, October 14–17, 2016, pp. 256–260, doi: 10.1109/EWDTS.2016.7807713.Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Two-Modulus Codes with Summation of One-Data Bits for Technical Diagnostics of Discrete Systems // Automatic Control and Computer Sciences. 2018. Vol. 52, is. 1. P. 1–12. DOI: 10.3103/S0146411618010029.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Automatic Control and Computer Sciences, 2018, no. 1(52), pp. 1–12, DOI: 10.3103/S0146411618010029.Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Двухмодульные взвешенные коды с суммированием в кольце вычетов по модулю M=4 // Труды СПИИРАН. 2020. Т. 19, № 3. С. 674–713. DOI: 10.15622/sp.2020.19.3.8.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Trudy SPIIRAN (SPIIRAS Proceedings), 2020, no. 3(19), pp. 674– 713, DOI: 10.15622/sp.2020.19.3.8. (in Russ.)Ефанов Д. В., Тимошенков М. В., Сиваченко Л. А., Лесковец И. В. Исследование двухмодульных взвешенных кодов с суммированием с произвольными разбиениями множества информационных символов // Автоматика на транспорте. 2023. Т. 9, № 4. С. 377–389. DOI: 10.20295/2412-9186-2023-9-04-377-389.Efanov D.V., Timoshenkov M.V., Sivachenko L.A., Leskovets I.V. Automation on transport, 2023, no. 4(9), pp. 377– 389, DOI: 10.20295/2412-9186-2023-9-04-377-389. (in Russ.)Berger J. M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control. 1961. Vol. 4, is. 1. P. 68–73. DOI: 10.1016/S0019-9958(61)80037-5.Berger J.M. Information and Control, 1961, no. 1(4), pp. 68–73, DOI: 10.1016/S0019-9958(61)80037-5.Блюдов А. А., Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. О кодах с суммированием единичных разрядов в системах функционального контроля // Автоматика и телемеханика. 2014. № 8. С. 131–145.Blyudov A.A., Efanov D.V., Sapozhnikov V.V. Automation and Remote Control, 2014, no. 8(75), pp. 1460–1470.Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение – новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. № 1. С. 167–176.Gessel M., Morozov A.V., Sapozhnikov V.V. & Sapozhnikov Vl.V. Automation and Remote Control, 2003, no. 1(64), pp. 153–161, DOI: https://doi.org/10.1023/A:1021884727370.Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. № 8. С. 161–172.Goessel M., Morozov A.V., Sapozhnikov V.V. & Sapozhnikov Vl.V. Automation and Remote Control, 2005, no. 8(66), pp. 1336–1346, DOI: https://doi.org/10.1007/s10513-005-0174-2.Mitra S., McCluskey E.J. Which Concurrent Error Detection Scheme to Choose? // Proceedings of International Test Conference. USA, Atlantic City, NJ, 03–05 October 2000. P. 985–994. DOI: 10.1109/TEST.2000.894311.Mitra S., McCluskey E.J. Proceedings of International Test Conference, 2000, USA, Atlantic City, NJ, 03–05 October 2000, pp. 985–994, DOI: 10.1109/TEST.2000.894311.Аксёнова Г. П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. 1979. № 9. С. 126–135.Aksyonova G.P. Automation and Remote Control, 1979, no. 9, pp. 126–135. (in Russ.)Dhar K. Design of a low Power, High Speed and Energy Efficient 3 Transistor XOR Gate in 45nm Technology Using the Conception of MVT Methodology // 2014 International Conference on Control, Instrumentation, Communication and Computational Technologies (ICCICCT). Kanyakumari, India, 10–11 July 2014. DOI: 10.1109/ICCICCT.2014.6992931.Dhar K. 2014 International Conference on Control, Instrumentation, Communication and Computational Technologies (ICCICCT), 10–11 July 2014, Kanyakumari, India, DOI: 10.1109/ICCICCT.2014.6992931.Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика. 2015. № 10. С. 152–169.Efanov D.V., Sapozhnikov V.V. Automation and Remote Control, 2015, no. 10, pp. 1834–1848.Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классификация ошибок в информационных векторах систематических кодов // Изв. вузов. Приборостроение. 2015. Т. 58, № 5. С. 333–343. DOI: 10.17586/0021-3454-2015-58-5-333-343.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Journal of Instrument Engineering, 2015, no. 5(58), pp. 333–343, DOI: 10.17586/0021-3454-2015-58-5-333-343. (in Russ.)Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. The Self-Checking Concurrent Error-Detection Systems Synthesis Based on the Boolean Complement to the Bose-Lin Codes with the Modulo Value M=4 // Electronic Modeling. 2021. Vol. 43, is. 1. P. 28–45. DOI: 10.15407/emodel.43.01.028.Efanov D.V., Sapozhnikov V.V., Sapozhnikov Vl.V. Electronic Modeling, 2021, no. 1(43), pp. 28–45, DOI: 10.15407/ emodel.43.01.028.Закревский А. Д., Поттосин Ю. В., Черемисинова Л. Д. Логические основы проектирования дискретных устройств. М.: Физматлит, 2007. 592 с.Zakrevsky A.D., Pottosin Yu.V., Cheremisinova L.D. Logicheskiye osnovy proyektirovaniya diskretnykh ustroystv (Logical Foundations of Discrete Device Design), Moscow, 2007, 592 р. (in Russ.)Collection of Digital Design Benchmarks [Электронный ресурс]: https://ddd.fit.cvut.cz/www/prj/Benchmarks/Collection of Digital Design Benchmarks, https://ddd.fit.cvut.cz/www/prj/Benchmarks/.Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proceedings IEEE International Conference on Computer Design: VLSI in Computers & Processors. Cambridge, MA, USA, 11–14 October 1992. P. 328–333. DOI: 10.1109/ICCD.1992.276282.Sentovich E.M., Singh K.J., Moon C., Savoj H., Brayton R.K., Sangiovanni-Vincentelli A. Proceedings IEEE International Conference on Computer Design: VLSI in Computers & Processors, 11–14 October 1992, Cambridge, MA, USA, pp. 328–333, DOI: 10.1109/ICCD.1992.276282.Sentovich E. M., Singh K. J., Lavagno L., Moon C., Murgai R., Saldanha A., Savoj H., Stephan P. R., Brayton R. K., Sangiovanni-Vincentelli A. SIS: A System for Sequential Circuit Synthesis. Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992. 45 p.Sentovich E.M., Singh K.J., Lavagno L., Moon C., Murgai R., Saldanha A., Savoj H., Stephan P.R., Brayton R.K., Sangiovanni-Vincentelli A. SIS: A System for Sequential Circuit Synthesis, Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, University of California, Berkeley, 4 May 1992, 45 p.Ефанов Д. В., Елина Е. И. Исследование алгоритмов синтеза самопроверяемых цифровых устройств на основе логической коррекции сигналов с применением взвешенных кодов Боуза–Лина // Автоматика на транспорте. 2024. Т. 10, № 1. С. 74–99. DOI: 10.20296/2412-9186-2024-10-01-74-99.Efanov D.V., Elina E.I. Transport automation research, 2024, no. 1(10), pp. 74–99, DOI: 10.20296/2412-9186-2024-10-01-74-99. (in Russ.)

The authors declare that there are no conflicts of interest present.