priborИзвестия высших учебных заведений. ПриборостроениеJournal of Instrument Engineering0021-34542500-0381Национальный исследовательский университет ИТМО10.17586/0021-3454-2026-69-6-497-513pribor-547Research ArticleВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ И ИХ ЭЛЕМЕНТЫCOMPUTING SYSTEMS AND THEIR ELEMENTSСамодвойственные дискретные устройства с контролем двух подмножеств выходов на основе кодов паритетаSelf-dual discrete devices with control of two subsets of outputs based on parity codesЕфановД. В.EfanovD. V.

Дмитрий Викторович Ефанов — д-р техн. наук, профессор; профессор; ведущий научный сотрудник, кафедра „Автоматика, телемеханика и связь на железнодорожном транспорте“; профессор, кафедра „Автоматика и телемеханика“; профессор 

Санкт-Петербург; Москва; Ташкент

Dmitry V. Efanov — Dr. Sci., Professor; Professor; Leading Researcher; Department of Automation, Remote Control and Communication in Railway Transport, Higher School of Transport of the Institute of Machinery, Materials and Transport, Professor; Department of Automation and Remote Control, Professor

St. Petersburg; Moscow; Tashkent

TrES-4b@yandex.ruСанкт-Петербургский политехнический университет Петра Великого; Институт проблем транспорта им. Н. С. Соломенко РАН; Российский университет транспорта; Ташкентский государственный транспортный университетРоссияPeter the Great St. Petersburg Polytechnic University; Solomenko Institute of Transport Problems, Russian Academy of Sciences; Russian University of Transport; Tashkent State Transport UniversityRussian Federation202618072026696497513Copyright © Национальный исследовательский университет ИТМО, 20262026Национальный исследовательский университет ИТМОНациональный исследовательский университет ИТМОhttps://pribor.ifmo.ru/jour/about/submissions#copyrightNoticehttps://pribor.ifmo.ru/jour/article/view/547

Рассматриваются особенности выбора контролируемых выходов при разбиении их на два подмножества при организации схем встроенного контроля для дискретных устройств с использованием свойств кодов паритета. Описаны три основные структуры контроля вычислений, функционирующие в импульсном режиме при использовании временнόй избыточности и представлении сигналов в виде последовательностей нулей и единиц. Предложена структура контроля вычислений на выходах дискретных устройств, сочетающая свойства классической структуры контроля по паритету и структуры с контролем самодвойственности вычислений. Установлены особенности выделяемых подмножеств выходов дискретных устройств. Показано, что могут быть выделены такие способы разбиения выходов на подмножества, для контроля каждого из которых используются исключительно самодвойственные или исключительно „близкие“ к ним самоквазидвойственные булевы функции. Получены формулы, описывающие количество способов разбиений выходов дискретных устройств на подмножества с особыми свойствами. Приведены примеры расчетов по данным формулам. Описаны закономерности, присущие рассматриваемым структурам и проявляющиеся при увеличении числа выходов дискретных устройств. Результаты представленного исследования могут быть интересны разработчикам дискретных устройств с обнаружением неисправностей, реализуемых на различной элементной базе.

The choice of controlled outputs divided into two subsets when organizing integrated control circuits for discrete devices using the properties of parity codes, are considered. Three basic computing control structures are described that operate in pulse mode using time redundancy and representing signals as sequences of zeros and ones. A structure for monitoring calculations at the outputs of discrete devices is proposed, combining the properties of the classical parity control structure and a structure with control of self-duality of calculations. The features of the distinguished subsets of outputs of discrete devices are established. The possibility is shown to identify methods of dividing outputs into subsets, for the control of each of which only self-dual or only self-quasi-dual Boolean functions “close” to them are used. Formulas describing the number of ways of dividing the outputs of discrete devices into subsets with special properties are obtained. Examples of calculations based on these formulas are given. The regularities inherent in the structures under consideration and manifesting themselves with an increase in the number of outputs of discrete devices are described. The results of the presented study may be of interest to developers of discrete devices with fault detection implemented on various element bases.

самопроверяемые дискретные устройстваконтроль вычисленийкод паритетасамодвойственность булевых и „близких“ к ним функцийподмножества выходов объекта диагностированияself-checking discrete devicescomputation checkparity codecomputing check based on the self-duality of Boolean functions and related functionssubsets of diagnostic object outputsReferencesUbar R., Raik J., Jenihhin M., Jutman A. Structural Decision Diagrams in Digital Test: Theory and Applications. Switzerland AG: Springer Nature, 2024. 595 p. DOI: 10.1007/978-3-031-44734-1.Ubar R., Raik J., Jenihhin M., Jutman A. Structural Decision Diagrams in Digital Test: Theory and Applications, Springer Nature Switzerland AG, 2024, 595 p., DOI: 10.1007/978-3-031-44734-1.Hahanov V., Gharibi W., Chumachenko S., Litvinova E. Vector Synthesis of Fault Testing Map for Logic // IAES Intern. J. of Robotics and Automation (IJRA). 2024. Vol. 13, is. 3. P. 293–306. DOI: 10.11591/ijra.v13i3.pp293-306.Hahanov V., Gharibi W., Chumachenko S., Litvinova E. IAES International Journal of Robotics and Automation (IJRA), 2024, no. 3(13), pp. 293–306, DOI: 10.11591/ijra.v13i3.pp293-306.Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications, John Wiley & Sons, 2006, 720 p.Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking, Dordrecht, Springer Science+Business Media B.V., 2008, 184 p.Сапожников В. В., Сапожников Вл. В. Дискретные автоматы с обнаружением отказов. Л.: Энергоатомиздат, 1984. 112 с.Sapozhnikov V.V., Sapozhnikov Vl.V. Diskretnyye avtomaty s obnaruzheniyem otkazov (Discrete Automata with Failure Detection), Leningrad, 1984, 112 р. (in Russ.)Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.Sogomonyan E.S., Slabakov E.V. Samoproveryaemye ustroystva i otkazoustoychivye sistemy (The Self-Checked Devices and Failure-Safe Systems), Moscow, 1989, 208 р. (in Russ.)Ефанов Д. В. Методы синтеза самопроверяемых дискретных устройств. М.: ЛЕНАНД, 2025. 268 с.Efanov D.V. Metody sinteza samoproveryayemykh diskretnykh ustroystv (Methods for Synthesizing Self-Checking Discrete Devices), Moscow, 2025, 268 р. (in Russ.)Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody Khemminga v sistemakh funktsional’nogo kontrolya logicheskikh (Hamming Codes in Functional Control Systems of Logical), St. Petersburg, 2018, 151 р. (in Russ.)Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody s summirovaniyem dlya sistem tekhnicheskogo diagnostirovaniya. T. 1. Klassicheskiye kody Bergera i ikh modifikatsii (Summed Codes for Technical Diagnostic Systems. Vol. 1. Classical Berger Codes and Their Modifications), Moscow, 2020, 383 р. (in Russ.)Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2. Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Efanov D.V. Kody s summirovaniyem dlya sistem tekhnicheskogo diagnostirovaniya. T. 2. Vzveshennyye kody s summirovaniyem (Summed Codes for Technical Diagnostic Systems. Vol. 2. Weighted Codes with Summation), Moscow, 2021, 455 р. (in Russ.)Ghosh S., Basu S., Touba N.A. Synthesis of Low Power CED Circuits Based on Parity Codes // Proc. of 23rd IEEE VLSI Test Symposium (VTS’05). 2005. P. 315–320.Ghosh S., Basu S., Touba N.A. Proceedings of 23rd IEEE VLSI Test Symposium (VTS’05), 2005, pp. 315–320.Sahana A. R., Chiraag V., Suresh G., Thejaswini P., Nandi S. Application of Error Detection and Correction Techniques to Self-Checking VLSI Systems: An Overview // Proc. of 2023 IEEE Guwahati Subsection Conf. (GCON). Guwahati, 2023. DOI: 10.1109/GCON58516.2023.10183449.Sahana A.R., Chiraag V., Suresh G., Thejaswini P., Nandi S. Proceedings of 2023 IEEE Guwahati Subsection Conference (GCON), Guwahati, 2023, DOI: 10.1109/GCON58516.2023.10183449.Acharya G. P., Rani M. A. Berger Code Based Concurrent Online Self-Testing of Embedded Processors // Journal of Semiconductors. 2018. Vol. 39, is. 11. Р. 115001. DOI: 10.1088/1674-4926/39/11/115001.Acharya G.P., Rani M.A. Journal of Semiconductors, 2018, no. 11(39), pp. 115001, DOI: 10.1088/1674-4926/39/11/115001.Mohammadi S., Omidi R., Lotfinejad M. Low-Power Area-Efficient Fault Tolerant Adder in Current Mode Multi Valued Logic Using Berger Codes // Journal of Electronic Testing. 2020. Vol. 36, is. 4. P. 555–563. DOI: 10.1007/s10836-020-05887-0.Mohammadi S., Omidi R., Lotfinejad M. Journal of Electronic Testing, 2020, no. 4(36), pp. 555–563, DOI: 10.1007/s10836-020-05887-0.Efanov D. V. Self-Checking Discrete Devices Synthesis Based on Boolean Correction of Signals Using the ConstantWeight “1-out-of-3” Code // Journal of Computer and Systems Sciences International. 2025. Vol. 64, is. 5. P. 748–764. DOI: 10.1134/S1064230725700637.Efanov D.V. Journal of Computer and Systems Sciences International, 2025, no. 5(64), pp. 748–764, DOI: 10.1134/S1064230725700637.Гаврилов С. В., Гуров С. И., Жукова Т. Д., Рыжова Д. И. Применение теории кодирования для повышения помехозащищенности комбинационных схем // Информационные технологии. 2016. Т. 22, № 12. С. 931–937.Gavrilov S.V., Gurov S.I., Zhukova T.D., Ryzhova D.I. Information Technologies, 2016, no. 12(22), pp. 931–937. (in Russ.)Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS’2017). Novi Sad, Serbia, September 29–October 2, 2017. P. 25–28. DOI: 10.1109/EWDTS.2017.8110065.Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS’2017), Novi Sad, Serbia, September 29–October 2, 2017, pp. 25–28, DOI: 10.1109/EWDTS.2017.8110065.Аксёнова Г. П. Восстановление в дублированных устройствах методом инвертирования данных // Автоматика и телемеханика. 1987. № 10. С. 144–153.Aksenova G.P. Avtomatika i Telemekhanika, 1987, no. 10, pp. 144–153. (in Russ.)Сагалович Ю. Л., Соломенников В. Ю. Обнаружение неисправностей в схемной реализации системы монотонных булевых функций // Проблемы передачи информации. 1997. Т. 33, № 2. С. 81–93.Sagalovich Y.L., Solomennikov V.Y. Problems Inform. Transmission, 1997, no. 2(33), pp. 163–173.Efanov D. V., Pogodina T. S., Aripov N. M., Boltayev S. T., Azizov A. R., Ametova E. K., Toshboyev Z. B. A Method for Synthesizing Self-Checking Discrete Systems with Calculations Testing Based on Parity and Self-Duality of Calculated Functions // Computation. 2025. Vol. 13, is. 9. Art. no. 220. DOI: 10.3390/computation13090220.Efanov D.V., Pogodina T.S., Aripov N.M., Boltayev S.T., Azizov A.R., Ametova E.K., Toshboyev Z.B. Computation, 2025, no. 9(13), art. no. 220, DOI: 10.3390/computation13090220.Шалыто А. А. Модули, универсальные в классе самодвойственных функций и в „близких” к ним классах // Изв. РАН. Теория и системы управления. 2001. № 5. С. 110–120.Shalyto A.A. Journal of Computer and Systems Sciences International, 2001, no. 5, pp. 782–792.Dmitriev A., Saposhnikov V., Saposhnikov V., Goessel M. New Self-Dual Circuits for Error Detection and Testing // VLSI Design. 2000. Vol. 11, is. 1. P. 1–21. DOI: 10.1155/2000/84720.Dmitriev A., Saposhnikov V., Saposhnikov V., Goessel M. VLSI Design, 2000, no. 1(11), pp. 1–21, DOI: 10.1155/2000/84720.Согомонян Е. С. Построение самопроверяемых схем встроенного контроля для комбинационных устройств // Автоматика и телемеханика. 1974. № 2. С. 121–133.Sogomonyan E.S. Automation and Remote Control, 1974, no. 2(35), pp. 280–289.Аксёнова Г. П., Согомонян Е. С. Построение самопроверяемых схем встроенного контроля для автоматов с памятью // Автоматика и телемеханика. 1975. № 7. С. 132–142.Aksenova G.P., Sogomonian Ye.S. Automation and Remote Control, 1975, no. 7(36), pp. 1169–1177.Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable Discrete Systems // Proc. of 13th IEEE East-West Design & Test Symposium (EWDTS’2015). Batumi, Georgia, September 26–29, 2015. P. 181–187. DOI: 10.1109/EWDTS.2015.7493133.Sapozhnikov V., Sapozhnikov Vl., Efanov D. Proceedings of 13th IEEE East-West Design & Test Symposium (EWDTS’2015), Batumi, Georgia, September 26–29, 2015, pp. 181–187, DOI: 10.1109/EWDTS.2015.7493133.Гессель М., Согомонян Е. С. Построение самотестируемых и самопроверяемых комбинационных устройств со слабонезависимыми выходами // Автоматика и телемеханика. 1992. № 8. С. 150–160.Goessel M., Sogomonyan E.S. Automation and Remote Control, 1992, no. 8(53), pp. 1264–1272.Sogomonyan E. S., Gössel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // Journal of Electronic Testing: Theory and Applications. 1993. Vol. 4, is. 4. P. 267–281. DOI: 10.1007/BF00971975.Sogomonyan E.S., Gössel M. Journal of Electronic Testing: Theory and Applications, 1993, no. 4(4), pp. 267–281, DOI: 10.1007/BF00971975.Ефанов Д. В. Особенности реализации самопроверяемых структур на основе метода инвертирования данных и линейных кодов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 65. С. 126–138. DOI: 10.17223/19988605/65/13.Efanov D.V. Tomsk State University Journal of Control and Computer Science, 2023, no. 65, pp. 126–138, DOI: 10.17223/19988605/65/13. (in Russ.)Ефанов Д. В., Пивоваров Д. В. Синтез самопроверяемых дискретных устройств на основе полиномиальных кодов с контролем вычислений по нескольким диагностическим признакам // Автоматика и телемеханика. 2025. № 5. С. 39–60. DOI: 10.31857/S0005231025050036. EDN: AXPIOQ.Efanov D.V., Pivovarov D.V. Automation and Remote Control, 2025, no. 5(86), pp. 402–416, DOI: https://doi.org/10.31857/S0005117925050038.Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-Dual Parity Checking – a New Method for on Line Testing // Proc. of 14th IEEE VLSI Test Symposium. USA, Princeton, 1996. P. 162–168.Saposhnikov Vl.V., Dmitriev A., Goessel M., Saposhnikov V.V. Proceedings of 14th IEEE VLSI Test Symposium, USA, Princeton, 1996, pp. 162–168.Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162–174.Gessel’M., Dmitriev A.V., Sapozhnikov V.V., Sapozhnokov Vl.V. Automation and Remote Control, 1999, no. 11, pp. 1653–1663.Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. № 7. С. 140–149.Gessel’M., Dmitriev A.V., Sapozhnikov V.V., Sapozhnokov Vl.V. Automation and Remote Control, 2000, no. 7(61), pp. 1192–1200.Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб: Энергоатомиздат, 2001. 331 с.Sapozhnikov V.V., Sapozhnikov Vl.V., Gessel M. Samodvoystvennyye diskretnyye ustroystva (Self-Dual Discrete Devices), St. Petersburg, 2001, 331 p. (in Russ.)Гессель М., Мошанин В. И., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в самопроверяемых комбинационных схемах с использованием свойств самодвойственных функций // Автоматика и телемеханика. 1997. № 12. С. 193–200.Hessel M., Moshanin V.I., Sapozhnikov V.V., Sapozhnokov Vl.V. Avtomatika i Telemekhanika, 1997, no. 12, pp. 193– 200. (in Russ.)Ефанов Д. В., Пивоваров Д. В. Тестеры самодвойственных и „близких“ к ним сигналов // Изв. вузов. Приборостроение. 2024. Т. 67, № 1. С. 5–19. DOI: 10.17586/0021-3454-2024-67-1-5-19.Efanov D.V., Pivovarov D.V. Journal of Instrument Engineering, 2024, no. 1(67), pp. 5–19, DOI: 10.17586/0021-3454-2024-67-1-5-19. (in Russ.)Lala P. K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001. 216 p.Lala P.K. Self-Checking and Fault-Tolerant Digital Design, San Francisco, Morgan Kaufmann Publishers, 2001, 216 p.Chioktour V., Kakarountas A. Adaptive BIST for Concurrent On-Line Testing on Combinational Circuits // Electronics. 2022. Vol. 19, is. 11. P. 1–20. DOI: 10.3390/electronics11193193.Chioktour V., Kakarountas A. Electronics, 2022, no. 11(19), pp. 1–20, DOI: 10.3390/electronics11193193.Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proc. IEEE Intern. Conf. on Computer Design: VLSI in Computers & Processors. Cambridge, MA, USA, 1992. P. 328–333. DOI: 10.1109/ICCD.1992.276282.Sentovich E.M., Singh K.J., Moon C., Savoj H., Brayton R.K., Sangiovanni-Vincentelli A. Proc. IEEE Intern. Conf. on Computer Design: VLSI in Computers & Processors, Cambridge, MA, USA, 1992, pp. 328–333, DOI: 10.1109/ICCD.1992.276282.Sentovich E. M., Singh K. J., Lavagno L., Moon C., Murgai R., Saldanha A., Savoj H., Stephan P. R., Brayton R. K., Sangiovanni-Vincentelli A. SIS: A System for Sequential Circuit Synthesis. Electronics Research Laboratory, Department of Electrical Engineering and Computer Science. Berkeley: University of California, 1992. 45 p.Sentovich E.M., Singh K.J., Lavagno L., Moon C., Murgai R., Saldanha A., Savoj H., Stephan P.R., Brayton R.K., Sangiovanni-Vincentelli A. SIS: A System for Sequential Circuit Synthesis, Electronics Research Laboratory, Department of Electrical Engineering and Computer Science, Berkeley, University of California, 1992, 45 p.

The authors declare that there are no conflicts of interest present.