Самодвойственные дискретные устройства с контролем двух подмножеств выходов на основе кодов паритета

Рассматриваются особенности выбора контролируемых выходов при разбиении их на два подмножества при организации схем встроенного контроля для дискретных устройств с использованием свойств кодов паритета. Описаны три основные структуры контроля вычислений, функционирующие в импульсном режиме при использовании временнόй избыточности и представлении сигналов в виде последовательностей нулей и единиц. Предложена структура контроля вычислений на выходах дискретных устройств, сочетающая свойства классической структуры контроля по паритету и структуры с контролем самодвойственности вычислений. Установлены особенности выделяемых подмножеств выходов дискретных устройств. Показано, что могут быть выделены такие способы разбиения выходов на подмножества, для контроля каждого из которых используются исключительно самодвойственные или исключительно „близкие“ к ним самоквазидвойственные булевы функции. Получены формулы, описывающие количество способов разбиений выходов дискретных устройств на подмножества с особыми свойствами. Приведены примеры расчетов по данным формулам. Описаны закономерности, присущие рассматриваемым структурам и проявляющиеся при увеличении числа выходов дискретных устройств. Результаты представленного исследования могут быть интересны разработчикам дискретных устройств с обнаружением неисправностей, реализуемых на различной элементной базе.

1. Ubar R., Raik J., Jenihhin M., Jutman A. Structural Decision Diagrams in Digital Test: Theory and Applications. Switzerland AG: Springer Nature, 2024. 595 p. DOI: 10.1007/978-3-031-44734-1.

2. Hahanov V., Gharibi W., Chumachenko S., Litvinova E. Vector Synthesis of Fault Testing Map for Logic // IAES Intern. J. of Robotics and Automation (IJRA). 2024. Vol. 13, is. 3. P. 293–306. DOI: 10.11591/ijra.v13i3.pp293-306.

3. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.

4. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.

5. Сапожников В. В., Сапожников Вл. В. Дискретные автоматы с обнаружением отказов. Л.: Энергоатомиздат, 1984. 112 с.

6. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.

7. Ефанов Д. В. Методы синтеза самопроверяемых дискретных устройств. М.: ЛЕНАНД, 2025. 268 с.

8. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.

9. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.

10. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2. Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.

11. Ghosh S., Basu S., Touba N.A. Synthesis of Low Power CED Circuits Based on Parity Codes // Proc. of 23rd IEEE VLSI Test Symposium (VTS’05). 2005. P. 315–320.

12. Sahana A. R., Chiraag V., Suresh G., Thejaswini P., Nandi S. Application of Error Detection and Correction Techniques to Self-Checking VLSI Systems: An Overview // Proc. of 2023 IEEE Guwahati Subsection Conf. (GCON). Guwahati, 2023. DOI: 10.1109/GCON58516.2023.10183449.

13. Acharya G. P., Rani M. A. Berger Code Based Concurrent Online Self-Testing of Embedded Processors // Journal of Semiconductors. 2018. Vol. 39, is. 11. Р. 115001. DOI: 10.1088/1674-4926/39/11/115001.

14. Mohammadi S., Omidi R., Lotfinejad M. Low-Power Area-Efficient Fault Tolerant Adder in Current Mode Multi Valued Logic Using Berger Codes // Journal of Electronic Testing. 2020. Vol. 36, is. 4. P. 555–563. DOI: 10.1007/s10836-020-05887-0.

15. Efanov D. V. Self-Checking Discrete Devices Synthesis Based on Boolean Correction of Signals Using the ConstantWeight “1-out-of-3” Code // Journal of Computer and Systems Sciences International. 2025. Vol. 64, is. 5. P. 748–764. DOI: 10.1134/S1064230725700637.

16. Гаврилов С. В., Гуров С. И., Жукова Т. Д., Рыжова Д. И. Применение теории кодирования для повышения помехозащищенности комбинационных схем // Информационные технологии. 2016. Т. 22, № 12. С. 931–937.

17. Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS’2017). Novi Sad, Serbia, September 29–October 2, 2017. P. 25–28. DOI: 10.1109/EWDTS.2017.8110065.

18. Аксёнова Г. П. Восстановление в дублированных устройствах методом инвертирования данных // Автоматика и телемеханика. 1987. № 10. С. 144–153.

19. Сагалович Ю. Л., Соломенников В. Ю. Обнаружение неисправностей в схемной реализации системы монотонных булевых функций // Проблемы передачи информации. 1997. Т. 33, № 2. С. 81–93.

20. Efanov D. V., Pogodina T. S., Aripov N. M., Boltayev S. T., Azizov A. R., Ametova E. K., Toshboyev Z. B. A Method for Synthesizing Self-Checking Discrete Systems with Calculations Testing Based on Parity and Self-Duality of Calculated Functions // Computation. 2025. Vol. 13, is. 9. Art. no. 220. DOI: 10.3390/computation13090220.

21. Шалыто А. А. Модули, универсальные в классе самодвойственных функций и в „близких” к ним классах // Изв. РАН. Теория и системы управления. 2001. № 5. С. 110–120.

22. Dmitriev A., Saposhnikov V., Saposhnikov V., Goessel M. New Self-Dual Circuits for Error Detection and Testing // VLSI Design. 2000. Vol. 11, is. 1. P. 1–21. DOI: 10.1155/2000/84720.

23. Согомонян Е. С. Построение самопроверяемых схем встроенного контроля для комбинационных устройств // Автоматика и телемеханика. 1974. № 2. С. 121–133.

24. Аксёнова Г. П., Согомонян Е. С. Построение самопроверяемых схем встроенного контроля для автоматов с памятью // Автоматика и телемеханика. 1975. № 7. С. 132–142.

25. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable Discrete Systems // Proc. of 13th IEEE East-West Design & Test Symposium (EWDTS’2015). Batumi, Georgia, September 26–29, 2015. P. 181–187. DOI: 10.1109/EWDTS.2015.7493133.

26. Гессель М., Согомонян Е. С. Построение самотестируемых и самопроверяемых комбинационных устройств со слабонезависимыми выходами // Автоматика и телемеханика. 1992. № 8. С. 150–160.

27. Sogomonyan E. S., Gössel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // Journal of Electronic Testing: Theory and Applications. 1993. Vol. 4, is. 4. P. 267–281. DOI: 10.1007/BF00971975.

28. Ефанов Д. В. Особенности реализации самопроверяемых структур на основе метода инвертирования данных и линейных кодов // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2023. № 65. С. 126–138. DOI: 10.17223/19988605/65/13.

29. Ефанов Д. В., Пивоваров Д. В. Синтез самопроверяемых дискретных устройств на основе полиномиальных кодов с контролем вычислений по нескольким диагностическим признакам // Автоматика и телемеханика. 2025. № 5. С. 39–60. DOI: 10.31857/S0005231025050036. EDN: AXPIOQ.

30. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-Dual Parity Checking – a New Method for on Line Testing // Proc. of 14th IEEE VLSI Test Symposium. USA, Princeton, 1996. P. 162–168.

31. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162–174.

32. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. № 7. С. 140–149.

33. Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб: Энергоатомиздат, 2001. 331 с.

34. Гессель М., Мошанин В. И., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в самопроверяемых комбинационных схемах с использованием свойств самодвойственных функций // Автоматика и телемеханика. 1997. № 12. С. 193–200.

35. Ефанов Д. В., Пивоваров Д. В. Тестеры самодвойственных и „близких“ к ним сигналов // Изв. вузов. Приборостроение. 2024. Т. 67, № 1. С. 5–19. DOI: 10.17586/0021-3454-2024-67-1-5-19.

36. Lala P. K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001. 216 p.

37. Chioktour V., Kakarountas A. Adaptive BIST for Concurrent On-Line Testing on Combinational Circuits // Electronics. 2022. Vol. 19, is. 11. P. 1–20. DOI: 10.3390/electronics11193193.

38. Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proc. IEEE Intern. Conf. on Computer Design: VLSI in Computers & Processors. Cambridge, MA, USA, 1992. P. 328–333. DOI: 10.1109/ICCD.1992.276282.

39. Sentovich E. M., Singh K. J., Lavagno L., Moon C., Murgai R., Saldanha A., Savoj H., Stephan P. R., Brayton R. K., Sangiovanni-Vincentelli A. SIS: A System for Sequential Circuit Synthesis. Electronics Research Laboratory, Department of Electrical Engineering and Computer Science. Berkeley: University of California, 1992. 45 p.