ISSN 0021-3454 (печатная версия)
ISSN 2500-0381 (онлайн версия)
Меню

4
Содержание
том 64 / Апрель, 2021
СТАТЬЯ

DOI 10.17586/0021-3454-2021-64-3-163-175

УДК 004.052.32+681.518.5

СИНТЕЗ САМОПРОВЕРЯЕМЫХ СХЕМ ВСТРОЕННОГО КОНТРОЛЯ НА ОСНОВЕ ЛОГИЧЕСКОГО ДОПОЛНЕНИЯ ДО РАВНОВЕСНОГО КОДА „2 ИЗ 5“

Сапожников В. В.
ПГУПС; профессор, кафедра автоматики и телемеханики на железных дорогах


Сапожников В. В.
ПГУПС; профессор, кафедра автоматики и телемеханики на железных дорогах


Ефанов Д. В.
ПГУПС; кафедра автоматики и телемеханики на железных дорогах


Аннотация. Представлен метод организации самопроверяемых схем встроенного контроля для комбинационных устройств автоматики и вычислительной техники, основанный на методе логического дополнения до равновесного кода „2 из 5“. Предложен способ доопределения контрольных функций логического дополнения, позволяющий обеспечить формирование полных тестов для элементов преобразования и тестера в схеме встроенного контроля; при этом обеспечивается наиболее равномерное распределение рабочих комбинаций между всеми тестовыми комбинациями для всех элементов схемы контроля. Минимальное число рабочих комбинаций, необходимое для полной проверки элементов схемы встроенного контроля, равно шести, что составляет 18,75 % от общего числа рабочих комбинаций. Предложенный способ получения значений контрольных функций дополнения основан на функциональной зависимости между формируемыми контрольными функциями и рабочими функциями объекта диагностирования, что обеспечивает простоту его автоматизации и интеграции в средства автоматизированного проектирования цифровых вычислительных систем.
Ключевые слова: самопроверяемые вычислительные устройства и системы, схема встроенного контроля, контроль вычислений, метод логического дополнения, равновесный код, код „2 из 5“, тестируемость компонентов

Список литературы:
  1. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking — a new method for on line testing // Proc. of the 14th IEEE VLSI Test Symp., Princeton, USA. 1996. P. 162—168.
  2. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162—174.
  3. Morozov A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. New self-checking circuits by use of Berger-codes // Proc. of the 6th IEEE Intern. On-Line Testing Workshop, Palma de Mallorca, Spain, 3—5 July, 2000. P. 171—176. DOI: 10.1109/OLT.2000.856626.
  4. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение — новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. № 1. С. 167—176.
  5. Saposhnikov V. V., Saposhnikov Vl. V., Morozov A., Goessel M., Osadchy G. Design of totally self-checking combinational circuits by use of complementary circuits // Proc. of the 2th IEEE East-West Design & Test Symp. (EWDTS’2004), Crimea, Ukraine, Sept. 15—17, 2004. P. 83—87.
  6. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. № 8. С. 161—172.
  7. Пивоваров Д. В. Организация систем функционального контроля комбинационных логических схем на основе метода логического дополнения по равновесному коду „1 из 5“ // Автоматика на транспорте. 2017. Т. 3, № 4. С. 605—624.
  8. Пивоваров Д. В. Построение систем функционального контроля многовыходных комбинационных схем методом логического дополнения по равновесным кодам // Автоматика на транспорте. 2018. Т. 4, № 1. С. 131—149.
  9. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.
  10. Sen S. K. A self-checking circuit for concurrent checking by 1-out-of-4 code with design optimization using constraint don’t cares // National Conf. on Emerging Trends and Advances in Electrical Engineering and Renewable Energy (NCEEERE 2010), Sikkim, India, 22—24 Dec., 2010.
  11. Das D. K., Roy S. S., Dmitriev A., Morozov A., Gössel M. Constraint don’t cares for optimizing designs for concurrent checking by 1-out-of-3 codes // Proc. of the 10th Intern. Workshops on Boolean Problems, Freiberg, Germany, Sept., 2012. P. 33—40.
  12. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
  13. Das D., Touba N. A. Synthesis of circuits with low-cost concurrent error detection based on Bose-Lin codes // J. of Electronic Testing: Theory and Applications. 1999. Vol. 15, iss. 1—2. P. 145—155. DOI: 10.1023/A:1008344603814.
  14. Das D., Touba N. A. Weight-based codes and their application to concurrent error detection of multilevel circuits // Proc. of the 17th IEEE VLSI Test Symp., Dana Point, USA, April 25—29, 1999. P. 370—376.
  15. Mitra S., McCluskey E. J. Which concurrent error detection scheme to сhoose? // Proc. of Intern. Test Conf., Atlantic City, USA, 3—5 Oct. 2000. P. 985—994. DOI: 10.1109/TEST.2000.894311.
  16. Гаврилов С. В., Гуров С. И., Жукова Т. Д., Рыжова Д. И. Применение теории кодирования для повышения помехозащищенности комбинационных схем // Информационные технологии. 2016. Т. 22, № 12. С. 931—937.
  17. Тельпухов Д. В., Деменева А. И., Жукова Т. Д., Гуров С. И. Схема функционального контроля для комбинационных схем на основе R-кода // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2018. № 4. С. 98—104.
  18. Stempkovskiy A., Telpukhov D., Gurov S., Zhukova T., Demeneva A. R-code for concurrent error detection and correction in the logic circuits // IEEE Conf. of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 29 Jan.—1 Febr. 2018, Moscow, Russia. P. 1430—1433. DOI: 10.1109/EIConRus.2018.8317365.
  19. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.
  20. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение полностью самопроверяемых структур систем функционального контроля с использованием равновесного кода „1 из 3“ // Электронное моделирование. 2016. Т. 38, № 6. С. 25—43.
  21. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода „2 из 4“ // Проблемы управления. 2017. № 1. С. 57—64.
  22. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Пивоваров Д. В. Метод логического дополнения на основе равновесного кода „1 из 4“ для построения полностью самопроверяемых структур систем функционального контроля // Электронное моделирование. 2017. Т. 39, № 2. С. 15—34.
  23. Гессель М., Дмитриев А. В., Сапожников В. В., Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. № 7. С. 140—149.
  24. Гессель М., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Построение самопроверяемых комбинационных схем на основе свойств самодвойственных функций // Автоматика и телемеханика. 2000. № 2. С. 151—163.
  25. Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб: Энергоатомиздат, 2001. 331 с.
  26. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Osadchy G., Pivovarov D. Self-dual complement method up to constant-weight codes for arrangement of combinational logical circuits concurrent error-detection systems // Proc. of the 17th IEEE East-West Design & Test Symp. (EWDTS’2019), Batumi, Georgia, Sept. 13—16, 2019. P. 136—143. DOI: 10.1109/EWDTS.2019.8884398.
  27. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Пивоваров Д. В. Метод функционального контроля комбинационных логических устройств на основе самодвойственного дополнения до равновесных кодов // Электронное моделирование. 2020. Т. 42, № 3. С. 27—52. DOI: 10.15407/emodel.42.03.027.
  28. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
  29. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
  30. Аксёнова Г. П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. 1979. № 9. С. 126—135.
  31. Ефанов Д. В. Некоторые особенности обнаружения ошибок равномерными неразделимыми кодами // Изв. вузов. Приборостроение. 2019. Т. 62, № 7. С. 621—631. DOI: 10.17586/0021-3454-2019-62-7-621-631.
  32. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V., Pivovarov D. V. The synthesis conditions of completely self-testing embedded-control circuits based on the Boolean complement method to the „1-out-of-m“ constant-weight code // Automatic Control and Computer Sciences. 2020. Vol. 54, iss. 2. P. 89—99. DOI: 10.3103/S0146411620020042.
  33. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.
  34.  Sequential circuit design using synthesis and optimization / E. M. Sentovich, K. J. Singh, C. Moon, H. Savoj, R. K. Brayton, A. Sangiovanni-Vincentelli // Proc. IEEE Intern. Conf. on Computer Design: VLSI in Computers & Processors, 11—14 Oct. 1992. Cambridge, USA. P. 328—333. DOI: 10.1109/ICCD.1992.276282.
  35. Kunz W., Menon P. R. Multi-level logic optimization by implication analysis // Proc. of IEEE/ACM Intern. Conf. on Computer Aided Design (ICCAD`94), San Jose, USA, Nov. 1994. P. 6—13.
  36. Zakrevskij A., Pottosin Yu., Cheremisinova L. Optimization in Boolean Space. Tallinn: TUT Press, 2009. 241 p.