Аннотация. Описываются особенности применения полиномиальных кодов при синтезе схем встроенного контроля для комбинационных цифровых устройств по методу логического дополнения. Рассматриваются возможности учета характеристик обнаружения ошибок в информационных векторах по видам (монотонные, симметричные и асимметричные) и кратностям. Приведены основные классы полиномиальных кодов, ориентированных на обнаружение ошибок конкретного вида и определенной кратностью. Сформулированы условия использования полиномиальных кодов при организации схем встроенного контроля по контролепригодным группам выходов исходного устройства. Приведены примеры реализации схем встроенного контроля с выделением групп выходов устройства, допускающих только одно- и двукратные ошибки (Н2-групп выходов). Сформулирован обобщенный алгоритм синтеза схем встроенного контроля по Н2-группам выходов.

Ключевые слова: комбинационные цифровые устройства, схема встроенного контроля, метод логического дополнения, полиномиальный код, самопроверяемое устройство

Список литературы:

1. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
2. Дрозд А. В., Харченко В. С., Антощук С. Г., Дрозд Ю. В., Дрозд М. А., Сулима Ю. Ю. Рабочее диагности-рование безопасных информационно-управляющих систем / Под ред. А. В. Дрозда и В. С. Харченко. Харьков: Нац. аэрокосм. ун-т им. Н. Е. Жуковского „ХАИ“, 2012. 614 с.
3. Сапожников Вл. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов. М.: Наука, 2021. 229 с.
4. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.
5. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.
6. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2. Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.
7. Кодирование информации (двоичные коды) / Н. Т. Березюк, А. Г. Андрущенко, С. С. Мощицкий, В. И. Глушков, М. М. Бенеша, В. А. Гаврилов; Под ред. Н. Т. Березюка. Харьков: Вища школа, 1978. 252 с.
8. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
9. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
10. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.
11. Гаврилов С. В., Гуров С. И., Жукова Т. Д., Рыжова Д. И. Применение теории кодирования для повышения помехозащищенности комбинационных схем // Информационные технологии. 2016. Т. 22, № 12. С. 931—937.
12. Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proc. of the 15th IEEE East-West Design & Test Symp. (EWDTS’2017), Novi Sad, Serbia, Sept. 29 — Oct. 2, 2017. P. 25—28. DOI: 10.1109/EWDTS.2017.8110065.
13. Стемпковский А. Л., Тельпухов Д. В., Жукова Т. Д., Деменева А. И., Надоленко В. В., Гуров С. И. Синтез схемы функционального контроля на основе спектрального R-кода с разбиением выходов на группы // Микроэлектроника. 2019. Т. 48, № 4. С. 284—294.
14. Drozd O., Antoniuk V., Nikul V., Drozd M. Hidden Faults in FPGA-Built Digital Components of Safety-Related Systems // Proc. of the 14th Intern. Conf. “TCSET’2018”, Lviv-Slavsko, Ukraine, 2018. P. 805—809. DOI: 10.1109/TCSET.2018.8336320.
15. Drozd O., Perebeinos I., Martynyuk O., Zashcholkin K., Ivanova O., Drozd M. Hidden Fault Analysis of FPGA Projects for Critical Applications // Proc. of the IEEE Intern. Conf. on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET), Lviv-Slavsko, Ukraine, 25—29 Febr. 2020. Paper 142. DOI: 10.1109/TCSET49122.2020.235591.
16. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение — новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. № 1. С. 167—176.
17. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-Dual Parity Checking — a New Method for On-Line Testing // Proc. of the 14th IEEE VLSI Test Symp., USA, Princeton. 1996. P. 162—168.
18. Аксёнова Г. П. Метод синтеза схем встроенного контроля для автоматов с памятью // Автоматика и телемеханика. 1973. № 2. С. 109—116.
19. Ефанов Д. В. Некоторые особенности обнаружения ошибок равномерными неразделимыми кодами // Изв. вузов. Приборостроение. 2019. Т. 62, № 7. С. 621—631. DOI: 10.17586/0021-3454-2019-62-7-621-631.
20.  Ефанов Д. В. Особенности обнаружения ошибок кодами Бордена // Электронное моделирование. 2019. Т. 41, № 6. С. 49—64. DOI: 10.15407/emodel.41.06.049.
21. Saposhnikov V. V., Saposhnikov Vl. V., Morozov A., Goessel M. Osadchy G. Design of Totally Self-Checking Combinational Circuits by Use of Complementary Circuits // Proc. of the 2nd IEEE East-West Design & Test Symp. (EWDTS’2004), Crimea, Ukraine, Sept. 15—17, 2004. P. 83—87.
22. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. № 8. С. 161—172.
23. Das D. K., Roy S. S., Dmitriev A., Morozov A., Gössel M. Constraint Don’t Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proc. of the 10th Intern. Workshops on Boolean Problems, Freiberg, Germany, Sept., 2012. P. 33—40.
24. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение полностью самопроверяемых структур систем функционального контроля с использованием равновесного кода „1 из 3“ // Электронное моделирование. 2016. Т. 38, № 6. С. 25—43.
25. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода „2 из 4“ // Проблемы управления. 2017. № 1. С. 57—64.
26. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Пивоваров Д. В. Метод логического дополнения на основе равновесного кода „1 из 4“ для построения полностью самопроверяемых структур систем функционального контроля // Электронное моделирование. 2017. Т. 39, № 2. С. 15—34.
27. Morozov M., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. New Self-Checking Circuits by Use of Berger-Сodes // Proc. of the 6th IEEE Intern. On-Line Testing Workshop, Palma de Mallorca, Spain, 3—5 July 2000. P. 171—176.
28. Nikolos D. Self-Testing Embedded Two-Rail Checkers // On-Line Testing for VLSI. 1998. Ch. 7. P. 69—79. DOI: 10.1007/978-1-4757-60-69-9_7.
29. Ефанов Д. В. Метод логического дополнения для контроля комбинационных схем по двоичным разделимым кодам // Вестн. Ташкент. ин-та инженеров железнодорожного транспорта. 2019. № 2. С. 109—124.
30. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. The Self-Checking Concurrent Error-Detection Systems Synthesis Based on the Boolean Complement to the Bose — Lin Codes with the Modulo Value M=4 // Electronic Modeling. 2021. Vol. 43, iss. 1. P. 28—45. DOI: 10.15407/emodel.43.01.028.
31. Efanov D., Osadchy G., Zueva M. Specifics of Error Detection with Modular Sum Codes in Concurrent Error-Detection Circuits Based on Boolean Complement Method // Proc. of the 19th IEEE East-West Design & Test Symp. (EWDTS’2021), Batumi, Georgia, Sept. 10—13, 2021. P. 59—69. DOI: 10.1109/EWDTS52692.2021.9581036.
32. Efanov D., Osadchy G., Zueva M. Special Aspects of Errors Definition via Sum Codes within Embedded Control Schemas Being Realized by Means of Boolean Complement Method // Proc. of the 11th IEEE Intern. Conf. on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications (IDAACS’2021), Cracow, Poland, Sept. 22—25, 2021. Vol. 1. P. 424—431. DOI: 10.1109/IDAACS53288.2021.9660837.
33. Сагалович Ю.Л. Введение в алгебраические коды. М.: ИППИ РАН, 2010. 302 с.
34. Efanov D., Plotnikov D., Sapozhnikov V., Sapozhnikov Vl., Abdullaev R. Experimental Studies of Polynomial Codes in Concurrent Error Detection Systems of Combinational Logical Circuits // Proc. of 16th IEEE East-West Design & Test Symposium (EWDTS’2018), Kazan, Russia, Sept. 14—17, 2018, P. 184—190. DOI: 10.1109/EWDTS.2018.8524684.
35. Abdullaev R. B., Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Polynomial Code with Detecting the Symmetric and Asymmetric Errors in the Data Vectors // Proc. of the 17th IEEE East-West Design & Test Symp. (EWDTS’2019), Batumi, Georgia, Sept. 13—16, 2019. P. 157—161. DOI: 10.1109/EWDTS.2019.8884451.
36. Abdullaev R., Efanov D. Polynomial Codes Properties Application in Concurrent Error-Detection Systems of Combinational Logic Devices // Proc. of the 19th IEEE East-West Design & Test Symp. (EWDTS’2021), Batumi, Georgia, Sept. 10—13, 2021. P. 40—46. DOI: 10.1109/EWDTS52692.2021.9580992.
37. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классификация ошибок в информационных векторах систематических кодов // Изв. вузов. Приборостроение. 2015. Т. 58, № 5. С. 333—343. DOI: 10.17586/0021-3454-2015-58-5-333-343.
38. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Модифицированные коды с суммированием взвешенных переходов в системах функционального контроля комбинационных схем // Тр. ИСП РАН. 2017. Т. 29, № 5. С. 39—60. DOI: 10.15514/ISPRAS-2017-29(5)-3.
39. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Osadchy G., Pivovarov D. Self-Dual Complement Method up to Constant-Weight Codes for Arrangement of Combinational Logical Circuits Concurrent Error-Detection Systems // Proc. of the 17th IEEE East-West Design & Test Symp. (EWDTS’2019), Batumi, Georgia, Sept. 13—16, 2019. P. 136—143. DOI: 10.1109/EWDTS.2019.8884398.