Аннотация. Предложена структура организации схем встроенного контроля для логических устройств автоматики и вычислительной техники, основанная на использовании двух диагностических параметров (гибридная структура). В качестве первого диагностического параметра рассматривается принадлежность контролируемых в схеме встроенного контроля функций заранее выбранному избыточному коду, а в качестве второго диагностического параметра — принадлежность каждой функции к классу самодвойственных функций. Приведено подробное описание гибридной структуры организации схемы встроенного контроля. Рассмотрены частные случаи ее реализации — применение для контроля равновесных кодов „2 из 4“ и стандартных модулей сжатия парафазных сигналов. Продемонстрированы возможности использования специализированных схем предварительного сжатия сигналов с выходов объекта диагностирования, необходимых для сокращения вносимой структурной избыточности при синтезе схемы встроенного контроля. Приведен пример реализации схемы встроенного контроля по гибридной структуре. Рассмотрен алгоритм пошагового определения функций блока контрольной логики с учетом особенностей реализации полностью самопроверяемого цифрового устройства.

Ключевые слова: самопроверяемое устройство, схема встроенного контроля, контроль вычислений, контроль принадлежности заданному избыточному коду, равновесный код „2 из 4“, контроль самодвойственности, контроль по двум диагностическим параметрам

Список литературы:

1. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference, Hershey — N. Y.: IGI Global, 2011. 578 p.
2. Дрозд А. В., Харченко В. С., Антощук С. Г., Дрозд Ю. В., Дрозд М. А., Сулима Ю. Ю. Рабочее диагностирование безопасных информационно-управляющих систем / Под ред. А. В. Дрозда и В. С. Харченко. Харьков: Нац. аэрокосм. ун-т им. Н. Е. Жуковского „ХАИ“, 2012. 614 с.
3. Drozd O., Antoniuk V., Nikul V., Drozd M. Hidden faults in FPGA-built digital components of safety-related systems // Proc. of the 14th Intern. Conf. on Advanced Trends in Radioelecrtronics, Telecommunications and Computer Engineering (TCSET), Lviv-Slavsko, Ukraine, 20—24 Febr. 2018. P. 805—809. DOI: 10.1109/TCSET.2018.8336320.
4. Drozd O., Perebeinos I., Martynyuk O., Zashcholkin K., Ivanova O., Drozd M. Hidden Fault Analysis of FPGA Projects for Critical Applications // Proc. of the IEEE Intern. Conf. on Advanced Trends in Radioelectronics, Telecommunications and Computer Engineering (TCSET), Lviv-Slavsko, Ukraine, 25—29 Febr. 2020. Paper 142. DOI: 10.1109/TCSET49122.2020.235591.
5. Пархоменко П. П., Согомонян Е. С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М.: Энергоатомиздат, 1981. 320 с.
6. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
7. Mitra S., McCluskey E. J. Which Concurrent Error Detection Scheme to Сhoose? // Proc. of Intern. Test Conf. Atlantic City, NJ, 03—05 Oct. 2000. P. 985—994. DOI: 10.1109/TEST.2000.894311.
8. Багхдади А. А. А., Хаханов В. И., Литвинова Е. И. Методы анализа и диагностирования цифровых устройств (аналитический обзор) // Автоматизированные системы управления и приборы автоматики. 2014. № 166. С. 59—74.
9. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
10. Gangopadhyay D., Reyhani-Masoleh A. Multiple-Bit Parity-Based Concurrent Fault Detection Architecture for Parallel CRC Computation // IEEE Trans. on Computers. 2016. Vol. 65, iss. 7. P. 2143—2157. DOI: 10.1109/TC.2015.2479617.
11. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.
12. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2. Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.
13. Bayat-Sarmadi S., Hasan M. A. On Concurrent Detection of Errors in Polynomial Basis Multiplication // IEEE Trans. on Very Large Scale Integration (VLSI) Systems. 2007. Vol. 15. P. 413—426. DOI: 10.1109/TVLSI.2007.893659.
14. Qiu W., Zhang X., Li H., Wang Z., Zhang Y., Zheng Z. Concurrent All-Cell Error Detection in Semi-Systolic Multiplier Using Linear Codes // Applied Mathematics and Information Sciences. 2013. Vol. 7, N 3. P. 947—954.
15. Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proc. of the 15th IEEE East-West Design and Test Symp. (EWDTS’2017), Novi Sad, Serbia, Sept. 29 — Oct. 2, 2017. P. 25—28. DOI: 10.1109/EWDTS.2017.8110065.
16. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.
17. Гессель М., Дмитриев А. В., Сапожников В. В, Сапожников Вл. В. Самотестируемая структура для функционального обнаружения отказов в комбинационных схемах // Автоматика и телемеханика. 1999. № 11. С. 162—174.
18. Гессель М., Дмитриев А. В., Сапожников В. В, Сапожников Вл. В. Обнаружение неисправностей в комбинационных схемах с помощью самодвойственного контроля // Автоматика и телемеханика. 2000. № 7. С. 140—149.
19. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Osadchy G., Pivovarov D. Self-Dual Complement Method up to Constant-Weight Codes for Arrangement of Combinational Logical Circuits Concurrent Error-Detection Systems // Proc. of the 17th IEEE East-West Design & Test Symposium (EWDTS’2019), Batumi, Georgia, 13—16 Sept., 2019. P. 136—143. DOI: 10.1109/EWDTS.2019.8884398.
20. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Пивоваров Д. В. Метод функционального контроля комбинационных логических устройств на основе самодвойственного дополнения до равновесных кодов // Электронное моделирование. 2020. Т. 42, № 3. С. 27—52. DOI: 10.15407/emodel.42.03.027.
21. Sogomonyan E. S., Gössel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // J. of Electronic Testing: Theory and Applications. 1993. Vol. 4, iss. 4. P. 267—281. DOI: 10.1007/BF00971975.
22. Busaba F. Y., Lala P. K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // J. of Electronic Testing: Theory and Applications. 1994. Iss. 1. P. 19—28. DOI: 10.1007/BF00971960.
23. Matrosova A. Yu., Ostanin S. A. Self-Checking Synchronous Sequential Circuit Design for Unidirectional Error // Proc. of the IEEE European Test Workshop (ETW’98), Sitges, Barcelona, Spain, 27—29 May 1998.
24. Morosow A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. 1998. Vol. 5, iss. 4. P. 333—345. DOI: 10.1155/1998/20389.
25. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Organization of a Fully Self-Checking Structure of a Combinational Device Based on Searching for Groups of Symmetrically Independent Outputs // Automatic Control and Computer Sciences. 2020. Vol. 54, iss. 4. P. 279—290. DOI: 10.3103/S0146411620040045.
26. Микони С. В. Общие диагностические базы знаний вычислительных систем. СПб: СПИИРАН, 1992. 234 с.
27. Efanov D. V., Pivovarov D. V. The Hybrid Structure of a Self-Dual Built-In Control Circuit for Combinational Devices with Pre-Compression of Signals and Checking of Calculations by Two Diagnostic Parameters // Proc. of the 19th IEEE East-West Design & Test Symp. (EWDTS’2021), Batumi, Georgia, 10—13 Sept., 2021. Р. 200—206. DOI: 10.1109/EWDTS52692.2021.9581019.
28. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V. Organization of Testing of Combinational Devices Based on Boolean Complement to Constant-Weight “1-out-of-4” Code with Signal Compression // Automatic Control and Computer Sciences. 2021. Vol. 55, iss. 2. P. 113—124. DOI: 10.3103/S014641162102005X.
29. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Организация схем встроенного контроля на основе метода логического дополнения с предварительным преобразованием рабочих функций в контрольные векторы кодов Бергера // Информационные технологии. 2021. Т. 27, № 6. С. 306—313. DOI: 10.17587/it.27.306-313.
30. Nikolos D. Self-Testing Embedded Two-Rail Checkers // Ch. 7 in OnLine Testing for VLSI. 1998. P. 69—79. DOI: 10.1007/978-1-4757-60-69-9_7.
31. Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб: Энергоатомиздат, 2001. 331 с.
32. Сапожников В. В., Сапожников Вл. В., Валиев Р. Ш. Синтез самодвойственных дискретных систем. СПб: Элмор, 2006. 220 с.
33. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.
34. Carter W. C., Duke K. A., Schneider P. R. Self-Checking Error Checker for Two-Rail Coded Data / United States Patent N 747533, 1971. Jan. 26.
35. Сапожников В. В., Сапожников В. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
36. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Осадчий Г. В. Синтез схем встроенного контроля на основе метода логического дополнения с предварительным сжатием сигналов рабочих функций // Вестник Томск. гос. ун-та. Управление, вычислительная техника и информатика. 2021. № 1. С. 97—115. DOI: 10.17223/19988605/54/12.
37. Efanov D. V., Sapozhnikov V. V., Sapozhnikov Vl. V., Pivovarov D. V. Synthesis of Built-in Self-Test Control Circuits Based on the Method of Boolean Complement to Constant-Weight 1-out-of-n Codes // Automatic Control and Computer Sciences. 2019. Vol. 53, iss. 6. P. 481—491. DOI: 10.3103/S014641161906004X.
38. Drozd A., Kharchenko V., Antoshchuk S., Sulima J., Drozd M. Checkability of the Digital Components in Safety-Critical Systems: Problems and Solutions // Proc. of the 9th IEEE East-West Design & Test Symp. (EWDTS’2011), Sevastopol, Ukraine, 2011. P. 411—416. DOI: 10.1109/EWDTS.2011.6116606.
39. Сапожников Вл. В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов. М.: Наука, 2021. 229 с.