ISSN 0021-3454 (печатная версия)
ISSN 2500-0381 (онлайн версия)
Меню

4
Содержание
том 65 / Апрель, 2022
СТАТЬЯ

DOI 10.17586/0021-3454-2022-65-4-231-246

УДК 004.052.32+681.518.5

ВЗВЕШЕННЫЕ КОДЫ С СУММИРОВАНИЕМ В КОЛЬЦЕ ВЫЧЕТОВ ПО ПРОИЗВОЛЬНОМУ МОДУЛЮ ДЛЯ СИНТЕЗА ЦИФРОВЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ

Ефанов Д. В.
ПГУПС; кафедра автоматики и телемеханики на железных дорогах


Пашуков А. В.
Российский университет транспорта, кафедра автоматики, телемеханики и связи на железнодорожном транспорте;


Аннотация. При синтезе самопроверяемых и отказоустойчивых цифровых вычислительных систем часто применяются двоичные избыточные коды. Их использование позволяет снизить структурную избыточность для наделения устройств свойством самопроверяемости или отказоустойчивости. Приведены результаты исследования широкого класса кодов с суммированием, при построении которых используются заранее выбираемые последовательности весовых коэффициентов и процедура суммирования в кольце вычетов по предварительно зафиксированному модулю. Рассмотрены коды с тремя последовательностями весовых коэффициентов: 1) натуральный ряд; 2) натуральный ряд за исключением степеней числа 2; 3) чередующиеся последовательности возрастающих степеней числа 2. Установлены характеристики обнаружения ошибок кодами по кратностям и видам (монотонные, симметричные и асимметричные). Приведены условия построения помехозащищенных кодов, а также методы модификации кодов для наделения их свойством помехозащищенности. Представлены результаты экспериментов с контрольными комбинационными схемами по применению описанных кодов для обнаружения ошибок на их выходах. Обсуждаются особенности применения модульных взвешенных кодов с суммированием при синтезе цифровых устройств.
Ключевые слова: самопроверяемые и отказоустойчивые устройства, коды с суммированием, обнаружение ошибок в информационных векторах, суммирование в кольце вычетов по установленному модулю, весовые коэффициенты разрядов

Список литературы:
  1. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.
  2. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.
  3. Дрозд А. В., Харченко В. С., Антощук С. Г., Дрозд Ю. В., Дрозд М. А., Сулима Ю. Ю. Рабочее диагностирование безопасных информационно-управляющих систем / Под ред. А. В. Дрозда и В. С. Харченко. Харьков: Национальный аэрокосмический университет им. Н. Е. Жуковского „ХАИ“, 2012. 614 с.
  4. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.
  5. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 1. Классические коды Бергера и их модификации. М.: Наука, 2020. 383 с.
  6. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021. 455 с.
  7. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
  8. Микони С. В. Общие диагностические базы знаний вычислительных систем. СПб: СПИИРАН, 1992. 234 с.
  9. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Основы теории надежности и технической диагностики. СПб: Лань, 2019. 588 с.
  10. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
  11. Harris D. M., Harris S. L. Digital Design and Computer Architecture. Morgan Kaufmann, 2012. 569 p.
  12. Berger J. M. А Note on Error Detecting Codes for Asymmetric Channels // Information and Control. 1961. Vol. 4, is. 1. P. 68—73. DOI: 10.1016/S0019-9958(61)80037-5.
  13. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классификация ошибок в информационных векторах систематических кодов // Изв. вузов. Приборостроение. 2015. Т. 58, № 5. С. 333—343. DOI: 10.17586/0021-3454-2015-58-5-333-343.
  14. Matrosova A. Yu., Levin I., Ostanin S. A. Self-Checking Synchronous FSM Network Design with Low Overhead // VLSI Design. 2000. Vol. 11, is. 1. P. 47—58. DOI: 10.1155/2000/46578.
  15. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. О свойствах кода с суммированием в схемах функционального контроля // Автоматика и телемеханика. 2010. № 6. С. 155—162.
  16. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable Discrete Systems // Proc. of 13th IEEE East-West Design & Test Symposium (EWDTS’2015). Batumi, Georgia, 26—29 September 2015. P. 181—187. DOI: 10.1109/EWDTS.2015.7493133.
  17. Berger J. M. A Note on Burst Detection Sum Codes // Information and Control. 1961. Vol. 4, is. 2—3. P. 297—299. DOI: 10.1016/S0019-9958(61)80024-7.
  18. Ostanin S. Self-Checking Synchronous FSM Network Design for Path Delay Faults // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS’2017). Novi Sad, Serbia, 29 September—2 October 2017. P. 696—699. DOI: 10.1109/EWDTS.2017.8110129.
  19. Stempkovskiy A., Telpukhov D., Gurov S., Zhukova T., Demeneva A. R-Code for Concurrent Error Detection and Correction in the Logic Circuits // 2018 IEEE Conf. of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). 29 January—1 February 2018, Moscow, Russia. P. 1430—1433. DOI: 10.1109/EIConRus.2018.8317365.
  20. Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS’2017). Novi Sad, Serbia, 29 September—2 October 2017. P. 25—28. DOI: 10.1109/EWDTS.2017.8110065.
  21. Telpukhov D. V., Zhukova T. D. New Metric for Evaluating the Effectiveness of Redundancy in Fault-Tolerant Logic Circuits // Proc. of 19th IEEE East-West Design & Test Symposium (EWDTS’2021). Batumi, Georgia, 10—13 September 2021. P. 355—360. DOI: 10.1109/EWDTS52692.2021.9581027.
  22. Das D., Touba N. A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proc. of 17th IEEE Test Symposium. California, USA, 1999. P. 370—376. DOI: 10.1109/VTEST.1999.766691.
  23.  Das D., Touba N. A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // Proc. of the IEEE 6th Intern. On-Line Testing Workshop (IOLTW). Spain, Palma de Mallorca, 3—5 July 2000. P. 171—176. DOI: 10.1109/OLT.2000.856633.
  24. Mehov V., Saposhnikov V., Sapozhnikov Vl., Urganskov D. Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits // Proc. of 7th IEEE East-West Design & Test Workshop (EWDTWʼ2007). Erevan, Armenia, 25—30 September 2007. P. 21—26.
  25. ехов В. Б., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем на основе модифицированных кодов с суммированием // Автоматика и телемеханика. 2008. № 8. С. 153—165.
  26. Bliudov A., Nazarov I., Dmitriev V., Kovalyov K. Use of Systematic Code Based on Data Bits Weighing for Concurrent Error Detection Considering Error Structure Analysis // Proc. of 16th IEEE East-West Design & Test Symposium (EWDTS’2018). Kazan, Russia, 14—17 September 2018. P. 443—449. DOI: 10.1109/EWDTS.2018.8524722.
  27. Дмитриев В. В. О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем // Изв. Петербургского университета путей сообщения. 2015. № 3. С. 119—129.
  28. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Коды с суммированием с фиксированными значениями кратностей обнаруживаемых монотонных и асимметричных ошибок для систем технического диагностирования // Автоматика и телемеханика. 2019. № 6. С. 121—141.
  29. Efanov D. V., Pashukov A. V. The Weight-Based Sum Codes in the Residue Ring by Arbitrary Modulus for Synthesis of Self-Checking Digital Computing Systems // Proc. of 19th IEEE East-West Design & Test Symp. (EWDTS’2021). Batumi, Georgia, 10—13 September 2021. P. 170—179. DOI: 10.1109/EWDTS52692.2021.9581032.
  30. Sogomonyan E. S., Gössel M. Design of Self-Testing and On-Line Fault Detection Combinational Circuits with Weakly Independent Outputs // J. of Electronic Testing: Theory and Applications. 1993. Vol. 4, is. 4. P. 267—281. DOI: 10.1007/BF00971975.
  31. Гессель М., Морозов А. А., Сапожников В. В., Сапожников Вл. В. Построение комбинационных самопроверяемых устройств с монотонно независимыми выходами // Автоматика и телемеханика. 1994. № 7. С. 148—160.
  32. Morosow A., Saposhnikov V. V., Saposhnikov Vl. V., Goessel M. Self-Checking Combinational Circuits with Unidirectionally Independent Outputs // VLSI Design. 1998. Vol. 5, is. 4. P. 333—345. DOI: 10.1155/1998/20389.
  33. Collection of Digital Design Benchmarks [Электронный ресурс]: .
  34. Sentovich E. M., Singh K. J., Moon C., Savoj H., Brayton R. K., Sangiovanni-Vincentelli A. Sequential Circuit Design Using Synthesis and Optimization // Proc. IEEE Intern. Conf. on Computer Design: VLSI in Computers & Processors. 11—14 October 1992, Cambridge, MA, USA. P. 328—333. DOI: 10.1109/ICCD.1992.276282.