ISSN 0021-3454 (печатная версия)
ISSN 2500-0381 (онлайн версия)
Меню

12
Содержание
том 61 / ДЕКАБРЬ, 2018
СТАТЬЯ

DOI 10.17586/0021-3454-2018-61-12-1025-1035

УДК 681.518.5:004.052.32

ОРГАНИЗАЦИЯ КОНТРОЛЯ КОМБИНАЦИОННЫХ СХЕМ НА ОСНОВЕ МЕТОДА ЛОГИЧЕСКОГО ДОПОЛНЕНИЯ ДО РАВНОВЕСНОГО КОДА „1 ИЗ 4“

Сапожников В. В.
ПГУПС; профессор, кафедра автоматики и телемеханики на железных дорогах


Сапожников В. В.
ПГУПС; профессор, кафедра автоматики и телемеханики на железных дорогах


Ефанов Д. В.
ПГУПС; кафедра автоматики и телемеханики на железных дорогах


Пивоваров Д. В.
Петербургский государственный университет путей сообщения Императора Александра I, кафедра автоматики и телемеханики на железных дорогах; ассистент


Аннотация. Предложен вариант развития метода логического дополнения по равновесным кодам. Представлен способ организации контроля комбинационных логических устройств на основе метода логического дополнения до равновесного кода „1 из 4“, не требующий доопределения значений одной из рабочих функций объекта диагностирования. Он основан на алгоритме пошагового доопределе-ния контрольных функций с учетом формирования хотя бы по одному разу всех тестовых комбинаций для элементов сложения по модулю два в блоке логического дополнения и тестера. Возникающие в процессе получения значений контрольных функций неопределенные значения позволяют оптимизировать структуру блока контрольной логики и минимизировать сложность конечного устройства. На сложность технической реализации конечного устройства также влияют выбор непреобразуемой функции и последовательность доопределения функций. Замена функций в последовательность доопределения позволяет выбрать наилучший способ построения схемы контроля по показателю структурной избыточности конечного устройства. Рассматриваемый способ, однако, имеет недостаток: необходимо обеспечить появление на входах логического устройства требуемого множества тестовых комбинаций, что может оказаться затруднительным при малом количестве входов.
Ключевые слова: комбинационное логическое устройство, система контроля, логическое дополнение, равновесный код, код „1 из 4“, оптимизация структурной избыточности

Список литературы:
  1. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
  2. Nicolaidis M. On-Line Testing for VLSI: State of the Art and Trends // Integration. The VLSI Journal. 1998. Vol. 26, is. 1—2. P. 197—209. DOI: 10.1016/S0167-9260(98)00028-5.
  3. Das D., Touba N. A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes // J. of Electronic Testing: Theory and Applications. 1999. Vol. 15, is. 1—2. P. 145—155. DOI: 10.1023/A:1008344603814.
  4. Mitra S., McCluskey E. J. Which Concurrent Error Detection Scheme to Сhoose? // Proc. of Intern. Test Conf. USA, Atlantic City, NJ, 03—05 October 2000. P. 985—994. DOI: 10.1109/TEST.2000.894311.
  5. Lala P. K. Self-Checking and Fault-Tolerant Digital Design. San Francisco: Morgan Kaufmann Publishers, 2001. 216 p.
  6. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.
  7. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
  8. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
  9. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008. 184 p.
  10. Nicolaidis M., Zorian Y. On-Line Testing for VLSI — А Compendium of Approaches // J. of Electronic Testing: Theory and Applications. 1998. N 12. P. 7—20. DOI: 10.1023/A:1008244815697.
  11. Efanov D., Sapozhnikov V., Sapozhnikov Vl. Generalized Algorithm of Building Summation Codes for the Tasks of Technical Diagnostics of Discrete Systems // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS`2017). Novi Sad, Serbia, September 29—October 2, 2017. P. 365—371. DOI: 10.1109/EWDTS.2017.8110126.
  12. Сапожников В. В., Сапожников Вл. В., Дмитриев А. В., Морозов А. В., Гессель М. Организация функционального контроля комбинационных схем методом логического дополнения // Электронное моделирование. 2002. Т. 24, № 6. С. 52—66.
  13. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005. № 8. С. 161—172.
  14. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Пивоваров Д. В. Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения // Вестн. Томского гос. ун-та. Управление, вычислительная техника и информатика. 2017. № 4. С. 69—80. DOI: 10.17223/19988605/41/9.
  15. Goessel M., Saposhnikov Vl., Saposhnikov V., Dmitriev A. A New Method for Concurrent Checking by Use of a 1-out-of-4 Code // Proc. of the 6th IEEE Intern. On-line Testing Workshop. Palma de Mallorca, Spain. 3–5 July 2000. P. 147—152.
  16. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение — новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. № 1. С. 167—176.
  17. Saposhnikov V. V., Saposhnikov Vl. V., Morozov A., Osadtchi G., Gossel M. Design of Totally Self-Checking Combinational Circuits by Use of Complementary Circuits // Proc. of East-West Design & Test Workshop. Yalta, Ukraine, 2004. P. 83—87.
  18. Das D. K., Roy S. S., Dmitiriev A., Morozov A., Gössel M. Constraint Don’t Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proc. of the 10th Intern. Workshop on Boolean Problems. Freiberg, Germany, September, 2012. P. 33—40.
  19. Sen S. K. A Self-Checking Circuit for Concurrent Checking by 1-out-of-4 code with Design Optimization using Constraint Don’t Cares // National Conf. on Emerging trends and advances in Electrical Engineering and Renewable Energy (NCEEERE 2010). Sikkim Manipal Institute of Technology, Sikkim, 22—24 December, 2010.
  20. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Concurrent Error Detection of Combinational Circuits by the Method of Boolean Complement on the Base of „2-out-of-4“ Code // Proc. of 14th IEEE East-West Design & Test Symposium (EWDTS`2016). Yerevan, Armenia, 14—17 October 2016. P. 126—133. DOI: 10.1109/EWDTS.2016.7807677.
  21. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение полностью самопроверяемых структур систем функционального контроля с использованием равновесного кода „1 из 3“ // Электронное моделирование. 2016. Т. 38, № 6. С. 25—43.
  22. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Пивоваров Д.В. Метод логического дополнения на основе равновесного кода „1 из 4“ для построения полностью самопроверяемых структур систем функционального контроля // Электронное моделирование. 2017. Т. 39, № 2. С. 15—34.
  23. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода „2 из 4“ // Проблемы управления. 2017. № 1. С. 57—64.
  24. Сапожников В. В., Рабара В. Универсальный алгоритм синтеза 1/n-тестеров // Проблемы передачи информации. 1982. Т. 18, № 3. С. 62—73.
  25. Аксёнова Г. П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. 1979. № 9. С. 126—135.