Аннотация. Рассматривается метод логического дополнения для синтеза самопроверяемых комбинационных устройств. Предложен способ уменьшения числа элементов преобразования в базовой структурной схеме системы диагностирования исходного комбинационного устройства по равновесному коду „1 из 3“, основанный на преобразовании только одной рабочей функции и дополнении трехразрядного кодового слова в схеме контроля до четырехразрядного, принадлежащего коду „2 из 4“. Такой подход к построению системы диагностирования упрощает обеспечение самопроверяемости структуры, а также позволяет уменьшить сложность технической реализации конечного устройства за счет вариативности структуры блока контрольной логики, а также того факта, что тестеры равновесных кодов „2 из 4“ имеют более простые схемы, чем ко-дов „1 из 3“. Приводятся примеры использования представленного способа для синтеза самопроверяемых комбинационных устройств как с тремя выходами, так и с бóльшим их числом.

Ключевые слова: самопроверяемое комбинационное устройство, метод логического дополнения, элемент сложения по модулю два, равновесный код, тестер равновесного кода, структурная избыточность устройства

Список литературы:

1. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
2. Piestrak S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
3. Nicolaidis M., Zorian Y. On-Line Testing for VLSI — А Compendium of Approaches // J. of Electronic Testing: Theory and Applications. 1998. N 12. P. 7—20. DOI: 10.1023/A:1008244815697.
4. Das D., Touba N. A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proc. of 17th IEEE Test Symp. California, USA, 1999. P. 370—376. DOI: 10.1109/VTEST.1999.766691.
5. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.
6. Borecký J., Kohlík M., Kubátová H. Parity Driven Reconfigurable Duplex System // Microprocessors and Microsystems. 2017. Vol. 52. P. 251—260. DOI: 10.1016/j.micpro.2017.06.015.
7. Stempkovskiy A., Telpukhov D., Gurov S., Zhukova T., Demeneva A. R-Code for Concurrent Error Detection and Correction in The Logic Circuits // 2018 IEEE Conf. of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus). Moscow, Russia, 29 January—1 February 2018. P. 1430—1433. DOI: 10.1109/EIConRus.2018.8317365.
8. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств: монография. СПб: Наука, 2018. 151 с.
9. Efanov D., Sapozhnikov V., Sapozhnikov Vl. Generalized Algorithm of Building Summation Codes for the Tasks of Technical Diagnostics of Discrete Systems // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS`2017). Novi Sad, Serbia, 29 September—2 October 2017. P. 365—371. DOI: 10.1109/EWDTS.2017.8110126.
10.  Freiman C. V. Optimal Error Detection Codes for Completely Asymmetric Binary Channels // Information and Control. 1962. Vol. 5, is. 1. P. 64—71. DOI: 10.1016/S0019-9958(62)90223-1.
11. Anderson D. A., Metze G. Design on Totally Self-Checking-Check Circuits for m-out-of-n Codes // IEEE Transaction on Computers. 1973. Vol. С-33, is. 3. P. 263—269.
12. Мазнев В. И. О синтезе самотестируемых 1/p-тестеров // Автоматика и телемеханика. 1978. № 9. С. 142—145.
13. Сапожников В. В., Сапожников Вл. В. Самопроверяемые тестеры для равновесных кодов // Автоматика и телемеханика. 1992. № 3. С. 3—35.
14. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
15. Matrosova A., Ostrovsky V., Levin I., Nikitin K. Designing FPGA based Self-Testing Checkers for m-out-of-n Codes // Proc. of the 9th IEEE Intern. On-Line Testing Symposium (IOLTS’03). Kos Island, Greece, 7—9 July 2003. P. 49—53.
16. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Пивоваров Д. В. Ограничения на структуры компонентов полностью самопроверяемых схем встроенного контроля, синтезированных методом логического дополнения до равновесного кода „1 из 3“ // Электронное моделирование. 2019. Т. 41, № 1. С. 27—42. DOI: 10.15407/emodel.41.01.027.
17. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V. 2008. 184 p.
18. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Пивоваров Д. В. Синтез самопроверяемых схем встроенного контроля на основе метода логического дополнения до равновесных кодов „1 из n“ // Автоматика и вычислительная техника. 2019. № 6. С. 62—75.
19.  Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Пивоваров Д. В. Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения // Вестн. Томского гос. ун-та. Управление, вычислительная техника и информатика. 2017. № 4. С. 69—80. DOI: 10.17223/19988605/41/9.
20. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение самопроверяемых структур систем функционального контроля на основе равновесного кода „2 из 4“ // Проблемы управления. 2017. № 1. С. 57—64.
21.  Сапожников В. В., Сапожников Вл. В., Ефанов Д. В., Пивоваров Д. В. Метод логического дополнения на основе равновесного кода „1 из 4“ для построения полностью самопроверяемых структур систем функционального контроля // Электронное моделирование. 2017. Т. 39, № 2. С. 15—34.
22. Sapozhnikov V., Sapozhnikov Vl., Efanov D., Bliudov A., Pivovarov D. Combinational Circuit Check by Boolean Complement Method Based on “1-out-of-5” Code // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS`2017). Novi Sad, Serbia, 29 September—2 October 2017. P. 89—94. DOI: 10.1109/EWDTS.2017.8110076.
23.  Ефанов Д. В., Сапожников В. В., Сапожников Вл. В., Пивоваров Д. В. Синтез самопроверяемых схем встроенного контроля на основе метода логического дополнения до равновесного кода „2 из 4“ // Информатика. 2018. Т. 15, № 4. С. 71—85.
24. Гессель М., Морозов А. В., Сапожников В. В., Сапожников Вл. В. Логическое дополнение — новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003. № 1. С. 167—176.
25. Пархоменко П. П., Согомонян Е. С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М.: Энергоатомиздат, 1981. 320 с.
26. Аксёнова Г. П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю 2 // Автоматика и телемеханика. 1979. № 9. С. 126—135.
27. Das D. K., Roy S. S., Dmitiriev A., Morozov A., Gössel M. Constraint Don’t Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proc. of the 10th Intern. Workshops on Boolean Problems. Freiberg, Germany, September 2012. P. 33—40.
28. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Построение полностью самопроверяемых структур систем функционального контроля с использованием равновесного кода „1 из 3“ // Электронное моделирование. 2016. Т. 38, № 6. С. 25—43.
29. Nikolos D. Self-Testing Embedded Two-Rail Checkers // J. of Electronic Testing: Theory and Applications. 1998. Vol. 12, is. 1-2. P. 69—79. DOI: 10.1023/A:1008281822966.
30. Сапожников В. В., Сапожников Вл. В., Чугуй Т. А. Метод синтеза самопроверяемого тестера для кода „1 из 3“ // Изв. вузов. Приборостроение. 1991. Т. 34, № 6. С. 27—33.
31. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Организация систем функционального контроля с обеспечением полной самопроверяемости структуры на основе модулей сжатия парафазных сигналов // Изв. вузов. Приборостроение. 2017. Т. 60, № 5. С. 404—411. DOI: 10.17586/0021-3454-2017-60-5-404-411.
32. Сапожников В. В., Сапожников Вл. В. О синтезе самопроверяемых тестеров для кода „1 из 3“ // Автоматика и телемеханика. 1991. № 2. С. 178—188.
33. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Concurrent Error Detection of Combinational Circuits by the Method of Boolean Complement on the Base of „2-out-of-4“ Code // Proc. of 14th IEEE East-West Design & Test Symposium (EWDTS`2016). Yerevan, Armenia, 14—17 October 2016. P. 126—133. DOI: 10.1109/EWDTS.2016.7807677.