Аннотация. Рассматриваются особенности ошибок, возникающих в троичных кодовых векторах вследствие искажений одного или нескольких разрядов и характеризуемых кратностью и видом. Предложена классификация ошибок в троичных кодовых векторах, а также проведено сравнение с ошибками, возникающими в двоичных кодовых векторах. Даны определения различных видов ошибок в двоичных и троичных кодовых векторах и приведены примеры, иллюстрирующие особенности таких ошибок. Классификация ошибок в троичных кодовых векторах позволяет разрабатывать принципы кодирования данных для обнаружения ошибок определенного вида и использовать их как при передаче данных, так и при синтезе функционирующих в троичной логике устройств, обладающих свойством обнаружения неисправностей. Приведены некоторые способы построения троичных кодов, ориентированных на обнаружение ошибок в информационных векторах или в кодовых словах в целом. Результаты могут быть использованы при разработке основ синтеза надежных и безопасных устройств автоматики, функционирующих в троичной логике.

Ключевые слова: ошибки в кодовых векторах, двоичные кодовые векторы, троичные кодовые векторы, классификация ошибок в кодовых векторах, коды с обнаружением ошибок, коды с обнаружением монотонных ошибок

Список литературы:

 

1. Брусенцов Н. П., Маслов С. П., Розин В. П., Тишулина А. М. Малая цифровая вычислительная машина „Сетунь“. М.: Изд-воМГУ, 1962. 140 с.
2. Поспелов Д. А. Логические методы анализа и синтеза схем. М.: Энергия, 1974. 368 с.
3. Connely J. Ternary Computing Testbed 3-Trit Computer Architecture / California Polytechnic State University of San Luis Obispo, 29 Aug., 2008. 184 p.
4. Петров А. Троичный компьютер: да, нет, может быть // Популярная механика. 2011. № 9. С. 72—76.
5. Ahmad S., Alam M.Balanced-ternary logic for improved and advanced computing // Intern. Journal of Computer Science and Information Technologies (IJCSIT). 2014. Vol. 5, iss. 4. P. 5157—5160.
6. Cambou B., Flikkema P. G., Palmer J., Telesca D., Philabaum C.Can ternary computing improve information assurance? // Cryptography. 2018. Vol. 2, iss. 1. P. 1—16. DOI: 10.3390/cryptography2010006.
7. Efanov D. V.Ternary parity codes: features // Proc. of the 17th IEEE East-West Design & Test Symposium (EWDTS`2019), Batumi, Georgia, 13—16 Sept., 2019. P. 315—319. DOI: 10.1109/EWDTS.2019.8884414.
8. Wu J.Ternary logic circuit for error detection and error correction // Proc. of 19th Intern. Symp. on Multiple-Valued Logic, Guangzhou, China, 29—31 May 1989. P. 94—99.DOI: 10.1109/ISMVL.1989.37766.
9. KimS., LimT., KangS.An Optimal Gate Design For The Synthesis Of Ternary Logic Circuits// Proc. of the 23rd Asia and South Pacific Design Automation Conference (ASP-DAC), Jeju, South Korea, 22—25 Jan. 2018. P. 476—481. DOI: 10.1109/ASPDAC.2018.8297369.
10. VudadhaC., RajagopalanS., DusiA., PhaneendraP. S., SrinivasM. B. Encoder-based optimization of CNFET-based ternary logic circuits // IEEE Transact. on Nanotechnology. 2018. Vol. 17, iss. 2. P. 299—310. DOI: 10.1109/TNANO.2018.2800015.
11. LanyonB. P., BarbieriM., AlmeidaM. P., JenneweinT.,RalphT. C., Resch K. J.,PrydeG. J.,O'BrienJ. L., GilchristA.,WhiteA. G.Simplifying quantum logic using higher-dimensional hilbert spaces // Nature Physics. 2009. Vol. 5, iss. 2. P. 134—140. DOI: 10.1038/nphys1150.
12. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
13. Сапожников В. В., Сапожников Вл. В. Самопроверяемые дискретные устройства. СПб: Энергоатомиздат, 1992. 224 с.
14. Piestrak S. J.Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wrocław: Ofiyna Wydawnicza Politechniki Wrocłavskiej, 1995. 111 p.
15. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды Хэмминга в системах функционального контроля логических устройств. СПб: Наука, 2018. 151 с.
16. Сагалович Ю. Л. Последовательности максимальной длины как коды состояний автомата // Проблемы передачи информации. 1976. Т. 12,№ 4. С. 296—299.
17. Matrosova A. Yu., Levin I., Ostanin S. A.Self-checking synchronous FSM network design with low overhead // VLSI Design. 2000. Vol. 11, iss. 1. P. 47—58. DOI: 10.1155/2000/46578.
18. Сагалович Ю. Л., Щербаков Н. С. Выбор системы кодирования для защиты запоминающих устройств от ошибок // Проблемы передачи информации. 1984. Т. 20,№1. С. 14—20.
19. Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Overview study on fault modeling and test methodology development for FinFET-based memories // Proc. of the 13th IEEE East-West Design & Test Symposium (EWDTS`2015), Batumi, Georgia, 26—29 Sept., 2015. P. 19—22. DOI: 10.1109/EWDTS.2015.7493149.
20. Goessel M., Graf S.Error Detection Circuits. London: McGraw-Hill, 1994. 261 p.
21. Fujiwara E.Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006. 720 p.
22. Efanov D., Sapozhnikov V., Sapozhnikov Vl.Generalized algorithm of building summation codes for the tasks of technical diagnostics of discrete systems // Proc. of the 15th IEEE East-West Design & Test Symposium (EWDTS`2017), Novi Sad, Serbia, 29 Sept.—2 Oct., 2017. P. 365—371. DOI: 10.1109/EWDTS.2017.8110126.
23. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Классификация ошибок в информационных векторах систематических кодов // Изв. вузов. Приборостроение. 2015. Т. 58, № 5. С. 333—343. DOI: 10.17586/0021-3454-2015-58-5-333-343.
24. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Коды с суммированием с фиксированными значениями кратностей обнаруживаемых монотонных и асимметричных ошибок для систем технического диагностирования // Автоматика и телемеханика. 2019. № 6. С. 121—141.
25. Kubalík P., Kubátová H.Parity codes used for on-line testing in FPGA // Acta Polytechnika. 2005. Vol. 45, N 6.  P. 53—59.
26. Busaba F. Y., Lala P. K. Self-checking combinational circuit design for single and unidirectional multibit errors // J. of Electronic Testing: Theory and Applications. 1994. Vol. 5, iss. 5. P. 19—28. DOI: 10.1007/BF00971960.
27. Saposhnikov V. V., Morosov A., Saposhnikov Vl. V., Göessel M. A New design method for self-checking unidirectional combinational circuits // J. of Electronic Testing: Theory and Applications. 1998. Vol. 12, iss. 1—2. P. 41—53. DOI: 10.1023/A:1008257118423.
28. Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб: Энергоатомиздат, 2001. 331 с.
29. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием, обнаруживающие любые симметричные ошибки // Электронное моделирование. 2017. Т. 39, № 3. С. 47—60.
30. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Синтез самопроверяемых комбинационных устройств на основе выделения специальных групп выходов // Автоматика и телемеханика. 2018. № 9. С. 79—94.
31. Svanström M.A lower bound for ternary constant weight codes // IEEE Transact. on Information Theory. 1997. Vol. 43. P. 1630—1632.
32. Svanström M., Östergård P. R. J., Bogdanova G. T.Bounds and constructions for ternary constant-composition codes // IEEE Transact. on Information Theory. 2002. Vol. 48. P. 101—111.
33. Freiman C. V.Optimal error detection codes for completely asymmetric binary channels // Information and Control. 1962. Vol. 5, iss. 1. P. 64—71. DOI: 10.1016/S0019-9958(62)90223-1.
34. Berger J. M.А note on error detecting codes for asymmetric channels // Information and Control. 1961. Vol. 4, iss. 1. P. 68—73. DOI: 10.1016/S0019-9958(61)80037-5.
35. Ефанов Д. В., Сапожников В. В., Сапожников Вл. В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика. 2015. № 10. С. 152—169.
36. Borden J. M.Optimal asymmetric error detecting codes // Information and Control. 1982. Vol. 53, iss. 1—2. P. 66—73. DOI: 10.1016/S0019-9958(82)91125-1