DOI 10.17586/0021-3454-2023-66-11-950-959
УДК 004.272.45
АРИФМЕТИЧЕСКИЙ ВЫЧИСЛИТЕЛЬ НА ЭЛЕМЕНТАХ НЕЙРОННОЙ ЛОГИКИ
Юго-Западный государственный университет, кафедра вычислительной техники, Курск; профессор, заведующий кафедрой
Шевелев С. С.
Юго-Западный государственный университет, кафедра информационной безопасности; доцент
Читать статью полностью
Ссылка для цитирования : Титов В. С., Шевелев С. С. Арифметический вычислитель на элементах нейронной логики // Изв. вузов. Приборостроение. 2023. Т. 66, № 11. С. 950—959. DOI: 10.17586/0021-3454-2023-66-11-950-959.
Аннотация. Представлен арифметический вычислитель, выполняющий операции сложения и вычитания чисел в формате с фиксированной запятой в прямом коде и построенный на элементах нейронной логики. Арифметические операции суммирования или вычитания выполняются при анализе кода операции и знаковых цифр чисел. Если сумма знаковых разрядов двоичных чисел и кода операции равна нулю, то выполняется операция суммирования, в противном случае — вычитание. При суммировании определяется перенос из младших разрядов в старшие, при вычитании вычисляется заем из старших разрядов в младшие. Предложенное устройство обладает повышенной скоростью вычислений, а использование нейроподобных элементов позволяет снизить аппаратную сложность.
Аннотация. Представлен арифметический вычислитель, выполняющий операции сложения и вычитания чисел в формате с фиксированной запятой в прямом коде и построенный на элементах нейронной логики. Арифметические операции суммирования или вычитания выполняются при анализе кода операции и знаковых цифр чисел. Если сумма знаковых разрядов двоичных чисел и кода операции равна нулю, то выполняется операция суммирования, в противном случае — вычитание. При суммировании определяется перенос из младших разрядов в старшие, при вычитании вычисляется заем из старших разрядов в младшие. Предложенное устройство обладает повышенной скоростью вычислений, а использование нейроподобных элементов позволяет снизить аппаратную сложность.
Ключевые слова: вычислительный модуль, логическая схема, микропроцессор, нейронные логические элементы, система коммутации, суммирование, вычитание
Список литературы:
Список литературы:
- Шевченко В. П. Вычислительные системы, сети и телекоммуникации. М.: КноРус, 2022. 288 c.
- Старков В. В. Архитектура персонального компьютера. Организация, устройство, работа. М.: Горячая линия — Телеком, 2022. 538 c.
- Киселев С. В. и др. Аппаратные средства персонального компьютера. М.: Академия, 2022. 625 c.
- Трофимов В. В. и др. Информационные технологии. М.: Юрайт, 2022. 392 c.
- Кузин А. В., Демин В. М. Компьютерные сети. М.: Форум, Инфра-М, 2022. 385 c.
- Шелухин О. И., Тенякшев А. М., Осин А. В. Моделирование информационных систем. М.: Радиотехника, 2022. 368 c.
- Рыбин С. В. Дискретная математика и информатика. СПб: Лань, 2022. 749 с.
- Гуревич Д. З., Елизаров В. Н., Рувинский Б. И. Большие интегральные схемы и вычислительные машины четвертого поколения. М.: ЦНИИ „Электроника“, 2021. 783 c.
- Пат. 2780299 РФ. Параллельный сумматор-вычитатель на элементах нейронной логики / С. С. Шевелев Опубл. 21.09.2022. Бюл. № 7.
- Гаврилов М. В., Климов В. А. Информатика и информационные технологии. М.: Юрайт, 2022. 383 c.
- Хогдал Д. С. Анализ и диагностика компьютерных сетей. М.: ЛОРИ, 2022. 350 c.
- Хлебников А. А. Информационные технологии. М.: КноРус, 2021. 466 c.
- Микропроцессоры и микропроцессорные системы / Под ред. В. Б. Смолова. М.: Радио и связь, 2022. 328 c.
- Шевелев С. С. Устройство выполнения логических и арифметических операций // Программная инженения. 2021. Т. 12, № 7. С. 350—357. DOI: 10.17587/prin.12.350—357.
- Трояновский В. М. Информационно-управляющие системы и прикладная теория случайных процессов. М.: Гелиос АРВ, 2022. 390 c.
- Никитюк Н. М. Микропроцессоры и микро-ЭВМ. Применение в приборостроении и в научных исследованиях. М.: Энергоиздат, 2022. 168 c.
- Shevelev S. S. Parallel-sequential adder-subtractor with the highest digits forward on neurons // Neurocomputers. 2021. Vol. 23, N 3. Р. 5—14. DOI: 10.18127/j19998554-202103-01/.
- Пат. 2739343 РФ. Устройство поразрядного вычисления логических и арифметических операций / С. С. Шевелев. Опубл. 23.12.2020. Бюл. № 36.